本網站使用瀏覽器紀錄 (Cookies) 來提供您最好的使用體驗，我們使用的 Cookie 也包括了第三方 Cookie。相關資訊請訪問我們的隱私權與 Cookie 政策。如果您選擇繼續瀏覽或關閉這個提示，便表示您已接受我們的網站使用條款。 關閉
HANGZHOU, China, Jan. 9, 2025 /PRNewswire/ -- Recently, SpacemiT, a RISC-V AI CPU company from China, announced breakthrough progress in the development of its server CPU chip SpacemiT Vital Stone® V100. It now provides a complete RISC-V CPU chip hardware and software platform that fully supports server specifications. Key IPs: RISC-V CPU core X100, AIA and APLIC supporting interrupt virtualization, IOMMU supporting memory virtualization, IOPMP supporting security functions, LPC and eSPI supporting communication with mainstream BMCs, etc. The 64-bit server-grade RISC-V CPU core X100 delivers a single-core performance of >9 points/GHz on SPECINT2006 at 2.5GHz@12nm. X100 supports the RVA23 Profile, full virtualization (Hypervisor 1.0, AIA 1.0, IOMMU), RAS features, Vector 1.0 extension, vector encryption and decryption, security, 64-core interconnect, and more. The IOMMU IP adheres to the RISC-V IOMMU architecture specification and the AXI4-Stream DTI interface, supporting configurable DID, PID, virtual address, physical address width, and various levels of translation cache sizes. It can be flexibly integrated into different locations within the SoC bus system to enable distributed peripheral virtualization and accelerator acceleration. X100 Multicore System Key Subsystems: Including CPU subsystem, bus subsystem, IOMMU subsystem, interrupt subsystem, debug & trace subsystem, clock & reset subsystem, RMU management and control subsystem, etc., thereby realizing the development of the server CPU chip platform. Software R&D Progress: Based on the self-developed server CPU chip platform, the development of server platform firmware that complies with the RISC-V BRS Spec specification has been completed. This includes openSBI/UEFI (BIOS)/Linux and other low-level software that meets the requirements of the Supervisor Binary Interface (SBI), UEFI (BIOS), SMBIOS, ACPI, and other specifications. The Linux operating system has been adapted and ported, and it supports the GlobalPlatform-standard OP-TEE secure operating system. The platform firmware and operating system can now be successfully run and demonstrated on an FPGA of the server CPU chip platform. Software About SpacemiT: SpacemiT is a computing ecosystem enterprise based on the new-generation RISC-V architecture, with a layout covering full-stack computing technologies such as high-performance RISC-V CPU cores, AI-CPU cores, AI CPU chips, and software systems. It provides end-to-end computing system solutions and is committed to building the best native computing platform for the new AI era of large models using RISC-V AI CPUs, thereby promoting the development of new applications such as AI computers and AI robots. Please visit https://www.spacemit.com/en/ for more information. Business Contactbusiness@spacemit.com Media Contactmedia@spacemit.com
聖荷西，美國加州 - Media OutReach Newswire - 2024年11月22日 - 領先的高效可配置 IP 計算核心開發商 MIPS 今天宣佈正式推出 MIPS P8700 系列 RISC-V 處理器。P8700 提供業界領先的加速計算、功率效率和可擴展性，旨在滿足 ADAS 和自動駕駛汽車 (AV) 等最先進汽車應用的低延遲、高密集數據傳輸需求。' 典型的ADAS 和自動駕駛解決方案往往依賴粗暴的提高性能方法，即以提高時鐘頻率和核心數量，強行實現困難的合成式性能。P8700 具有多執行緒和節能架構，使 MIPS 客戶能夠實現比當前市場解決方案更少的 CPU 核心和更低的熱設計功耗 (TDP)，從而使 OEM 能夠以經濟實惠且高度可擴展的方式開發 ADAS 解決方案。它還通過提供高效、最佳化且低功耗的延遲敏感解決方案(專門針對中斷負載多感測器平臺)來緩解數據行動效率低下的系統瓶頸。 對於具有 AI 自主軟體堆疊的 L2+ ADAS 系統，MIPS P8700 還可以卸載深度學習中不易量化的核心處理元素，並通過基於稀疏性的卷積處理函數來減少處理元素，從而使 AI 堆疊軟體利用率和效率提高 30% 以上。 MIPS 執行長 Sameer Wasson 表示：「汽車市場需要能夠即時處理來自多個感測器的大量數據，並以高效方式為 AI 加速器進行處理的 CPU。MIPS 多執行緒和其他針對汽車應用客製化的架構掛鉤，使其成為數據密集型處理任務的有力核心。這將使汽車 OEM 擁有高性能計算系統，消耗更少電量並更好地利用 AI 加速器。」 MIPS P8700 核心採用基於 RISC-V ISA 的多核/多叢集和多執行緒 CPU IP，目前正與多家主要 OEM 合作進行批量生產。Mobileye (納斯達克股票代碼：MBLY) 等主要客戶已採用這種方法來開發未來的自動駕駛汽車和高度自動化駕駛系統產品。 Mobileye 工程執行副總裁 Elchanan Rushinek 表示：「我們成功開發用於 ADAS 和自動駕駛汽車的 EyeQ™ 片上系統，有賴關鍵合作夥伴MIPS。MIPS P8700 RISC-V 核心的推出，將有助於我們為全球汽車製造商持續開發產品以實現更高性能以及卓越成本和功耗效率。」 P8700 系列是一款高性能亂序處理器，採用 RISC-V RV64GC 架構，包括專為提高性能、功耗、面積尺寸而設計的新 CPU 和系統級功能，以及基於傳統 MIPS 微架構所建立的其他成熟功能，目前已在全球 OEM 市場上部署了 30 多種車型。MIPS 的最新處理器旨在提供業界領先的計算密度，具有三個關鍵架構特性，包括： MIPS 亂序多執行緒 — 支援每個時鐘週期執行來自多個執行緒 (harts) 的多條指令，從而提高利用率和 CPU 效率。 一致的多核、多叢集 — P8700 系列可擴展至在一個叢集中包含 6 個一致的 P8700 核心，每個叢集都支援直接連接加速器。 功能安全 — 旨在滿足 ASIL-B(D) 功能安全標準 (ISO26262)，整合了多種故障檢測功能，例如位址和數據匯流排上的端到端同位保護、軟體可見寄存器上的同位保護、用於向系統報告故障的故障匯流排等。 MIPS P8700 處理器現已在廣泛市場推出，主要合作夥伴已經準備就緒。預計不久將通過 OEM 供貨。 有關 MIPS P8700 的更多資訊，請瀏覽 MIPS.com/markets/automotive/。 Hashtag: #MIPS發佈者對本公告的內容承擔全部責任關於 MIPSMIPS 正在加速汽車、雲端和嵌入式市場的計算密度。MIPS 業界領先的核心可配置、高效且易於實施，讓客戶能夠自由地為特定工作負載構建獨特的產品。其多執行緒方法提供了高級可擴展性以及高效行動和更快處理數據的能力。該公司的計算 DNA 跨越三十年，迄今為止已出貨數十億塊基於 MIPS 的晶片。如需瞭解更多資訊，請瀏覽 www.MIPS.com。
SAN JOSE, CALIFORNIA - Media OutReach Newswire - 22 November 2024 - MIPS, a leading developer of efficient and configurable IP compute cores, announced today the general availability (GA) launch of the MIPS P8700 Series RISC-V Processor. Designed to meet the low-latency, highly intensive data movement demands of the most advanced automotive applications such as ADAS and Autonomous Vehicles (AVs), the P8700 delivers industry-leading accelerated compute, power efficiency and scalability. Typical solutions for ADAS and autonomous driving rely on a brute-force approach of embedding a higher number of cores at higher clock rates driving synthetic, albeit unrealistic and unrealized performance. The P8700 with its multi-threaded and power-efficient architecture allows MIPS customers to implement fewer CPU cores and much lower thermal design power (TDP) than the current market solutions, thereby allowing OEMs to develop ADAS solutions in an affordable and highly scalable manner. It also mitigates the system bottlenecks of data movement inefficiency by providing highly efficient, optimized and lower power latency sensitive solution specifically tailored for interrupt laden multi-sensor platforms. For L2+ ADAS systems with AI Autonomous software stack, the MIPS P8700 can also offload core processing elements that cannot be easily quantized in deep learning and reduced by sparsity-based convolution processing functions, resulting in >30% better AI Stack software utilization and efficiency. "The automotive market demands CPUs which can process a large amount of data from multiple sensors in real-time and feed the AI Accelerators to process in an efficient manner said Sameer Wasson, CEO of MIPS. "The MIPS Multi-threading and other architectural hooks tailored for automotive applications, make it a compelling core for data intensive processing tasks. This will enable Automotive OEMs to have high performance compute systems which consume less power and better utilize AI Accelerators." The MIPS P8700 core, featuring multi-core/multi-cluster and multi-threaded CPU IP based on the RISC-V ISA, is now progressing toward series production with multiple major OEMs. Key customers like Mobileye (Nasdaq: MBLY) have embraced this approach for future products for self-driving vehicles and highly automated driving systems. "MIPS has been a key collaborator in our success with the EyeQ™ systems-on-chip for ADAS and autonomous vehicles," said Elchanan Rushinek, executive vice president of engineering for Mobileye. "The launch of the MIPS P8700 RISC-V core will help drive our continued development for global automakers, enabling greater performance and excellent efficiency in cost and power usage." The P8700 Series is a high-performance out-of-order processor that implements the RISC-V RV64GC architecture, including new CPU and system-level features designed for performance, power, area form factors and additional proven features built on legacy MIPS micro-architecture deployed in more than 30+ car models today across the global OEM market. Engineered to deliver industry-leading compute density, MIPS' latest processor harnesses three key architectural features, including: MIPS Out-of-Order Multi-threading - enables execution of multiple instructions from multiple threads (harts) every clock cycle, providing higher utilization and CPU efficiency. Coherent Multi-Core, Multi-Cluster - The P8700 Series scales up to 6 coherent P8700 cores in a cluster with each cluster supporting direct attach accelerators. Functional Safety - designed to meet the ASIL-B(D) functional safety standard (ISO26262) by incorporating several fault detection capabilities such as end-to-end parity protection on address and data buses, parity protection on software visible registers, fault bus for reporting faults to the system, and more The MIPS P8700 processor is now available to the broader market, with key partnerships already in place. Shipments with OEM launches are expected shortly. For more information about the MIPS P8700, please visit https://mips.com/markets/automotive/. Hashtag: #MIPSThe issuer is solely responsible for the content of this announcement.About MIPSMIPS is accelerating compute density in the automotive, cloud and embedded markets. Giving customers the freedom to build unique products for specific workloads, MIPS' industry-leading cores are configurable, efficient and easy to implement. Its multi-threading methodology delivers advanced scalability and the ability to efficiently move and process data faster. The company's compute DNA spans three decades with billions of MIPS-based chips shipped to date. For more information, visit www.MIPS.com.
FSG (功能安全專家小組)的創始成員SGS Taiwan、晶心科技(Andes Technology)及IAR今日於新竹舉辦技術研討會，邀集產業夥伴及領域專家針對RISC-V環境之功能安全應用，以及如何因應ISO 26262標準縮短認證流程、加速設計進行交流，研討會吸引廣泛參與，充分展現業界對於深入了解RISC-V開發環境的高度需求。 隨著RISC-V核心在SoC和商用微控制器的採用漸趨普遍，對於將在近期設計中選用RISC-V的企業而言，對於功能安全的要求也越來越高，如何整合高品質的軟硬體工具和開發解決方案以因應廣泛的測試和驗證，已成為取得RISC-V功能安全認證以加速產品開發的重要關鍵。 本次技術研討會針對在RISC-V背景下，如何採用更新功能安全標準和認證工作流程進行探討，同時說明如何選擇認證的合規軟體開發工具以因應測試挑戰，透過可擴展的軟體架構因應各種應用需求。會中，晶心科技分享了RISC-V方案產品、入門方式及客戶成功案例，SGS則針對ISO 26262的發展歷程及導入進行說明，而IAR則介紹支援RISC-V架構的預認證C-STAT靜態分析工具如何加速程式碼品質自動化，透過軟體品質和安全性的提升確保合規性，節省開發時間。 IAR亞太區副總裁Kiyo Uemura表示：「IAR致力於賦能開發者和推動整個嵌入式RISC-V產業發展。因應各界對於RISC-V 技術的持續採用，IAR很高興能與FSG成員攜手提升RISC-V產品功能安全，也承諾將透過專業的開發工具支持RISC-V生態系統和客戶，協助開發高品質嵌入式應用，推升RISC-V的持續發展。」 晶心科技資深技術經理王庭昭表示：「很高興與FSG成員合作，讓客戶在其產品認證過程中充分利用經認證的安全解決方案。晶心科技是第一家獲得 ISO 26262全面合規的RISC-V CPU IP公司，隨著通過認證之開發流程到位，我們已備妥完整的ISO 26262 功能安全系列產品路線圖以利產業供應鏈的發展。」 SGS技術經理暨功能安全專家張國樑表示:「我們很高興能與FSG小組成員及晶心科技透過此次技術研討會延伸功能安全標準應用與技術，同時分享最新的ISO 26262標準發展進程。SGS將持續提供協助RISC-V產品軟硬體設計與驗證，與FSG成員共同探索市場商機。」 FSG繼2024年4月成立後獲得業界廣泛支持，近日觸角更延伸至東南亞，透過舉辦嵌入式開發環境功能安全研討會為當地產業提供最新技術及服務諮詢。歡迎瀏覽FSG.tw網站，掌握最新功能安全技術發展及下載趨勢白皮書。也歡迎提出設計應用諮詢，由功能安全專家小組為您提供專業解方。 關於FSG FSG(功能安全專家小組)成立於2024年4月，由一群致力於提供一站式功能安全技術諮詢服務、並為提高嵌入式產業安全性之企業夥伴組成。FSG致力於提供與功能安全認證相關的技術、產品和開發資源，協助產業提升功能安全認證價值。
太空船電子設備開發商普遍利用耐輻射 (RT) 現場可程式化邏輯閘陣列 (FPGA) 來確保高效能、高可靠性、高能效和一流的安全性，以應對新興的太空領域威脅。 為更進一步提供快速、經濟高效的軟體客製化能力，Microchip Technology推出RT PolarFire® 系統單晶片 (SoC) FPGA。新產品在 Microchip 的 RT PolarFire FPGA 基礎上開發，是第一個基於經飛行驗證 RT PolarFire FPGA 結構開發出，具備即時 Linux® 能力的RISC-V微處理器子系統。 隨著今天的發布，開發人員現在可以開始使用已上市的 PolarFire SoC (MPFS460) 裝置和 Libero® SoC 開發工具進行設計。 結合 Microchip 完善的 Mi-V 生態系統、PolarFire SoC 解決方案堆疊、PolarFire SoC Icicle 套件或 PolarFire SoC 智慧嵌入式視覺套件，現在可以為太空中極具挑戰性的極端溫度環境開發低功耗解決方案。 安全關鍵系統、控制系統、太空和安全應用需要 Linux 操作系統（OS）的靈活性和即時系統的確定性來控制硬體。RT PolarFire SoC FPGA 擁有一個支援多核心 Linux 的處理器，並與記憶子系統保持一致。RT PolarFire SoC 實現了類似於太空工業中用於命令和資料處理、平台航空電子學和酬載控管的單板計算機的集中式衛星處理能力。此SoC允許靈活實施高度整合的設計、客製化和功能演進，同時改善尺寸、重量和功耗考量。 在太空中部署的系統會受到嚴峻輻射的影響，最關鍵的是能夠保護輻射誘發干擾的設計方法。與 SRAM FPGA 不同，RT PolarFire SoC 專為輻射中的零配置記憶體干擾而設計，無需外部洗滌器，因而降低了整個系統的成本。衛星被設計為提供峰值和平均功率，並通過導電路徑（即金屬）散熱。從一款能夠將功耗降低多達 50% 的 SoC FPGA 開始，簡化整個衛星設計過程，使設計師能夠專注於手頭的任務。 Microchip FPGA 事業部企業副總裁 Bruce Weyer表示：「透過為業界首款基於 RISC-V 的耐輻射 SoC FPGA 提供設計生態系統，Microchip 正在推動創新，並協助設計人員能夠開發全新等級的太空節能應用。這也將使我們的客戶能夠為航太和國防系統添加增強的邊緣計算能力。」 Microchip 全面的 Mi-V 生態系統透過為 Linux、VxWorks®、PIKE OS 等對稱多處理 (SMP)作業系統以及 RTEMS 和 Zephyr® 等更多即時作業系統提供支援，協助設計人員縮短上市時間。Mi-V 是一套全面的工具和設計資源，與眾多第三方共同開發，用於支援 RISC-V 設計。 Mi-V 生態系統旨在提高 RISC-V 指令集架構 (ISA) 的採用率，並支援 Microchip 的 SoC FPGA 產品組合。 RT PolarFire FPGA已根據國防後勤局規定的具體效能和品質要求，獲得了合格製造商清單（QML）Q級別的認定。此外，該元件還有達到QML V級別認證的明確計畫，這是太空微電子的最高資格標準。 60 多年來，Microchip 的解決方案一直驅動著太空飛行任務。 憑藉提供業界最可靠、低功耗 SONOS、快閃記憶體和反熔絲 FPGA 的歷史，該公司致力於協助簡化高速通訊酬載、高解析度感測器和儀器以及對低地球軌道（LEO）、深空或介於其中的飛行關鍵系統的設計。欲了解更多，請參閱 Microchip 的耐輻射 FPGA 頁面。 開發工具 客戶現在可以使用為商業等效的PolarFire SoC提供的開發工具和開發板開始設計。欲了解更多訊息，請參閱PolarFire SoC頁面。
全球嵌入式研發領域軟體與服務領導者IAR宣佈，該公司廣獲全球數百萬開發人員青睞的開發環境現已支援瑞薩電子(Renesas)首款通用32位元RISC-V MCU。該MCU搭載瑞薩自行研發的CPU核心，此次功能升級包括先進的除錯功能和複雜的編譯器優化，可全面整合瑞薩的 Smart Configurator工具套件、設計範例、詳盡的技術文件，並支援瑞薩快速原型板（FPB）。 隨著RISC-V架構在商業領域的廣泛應用，對強大、可靠、全面性開發工具的需求也日益顯現。IAR透過其先進的工具鏈滿足此需求，不僅提升了開發人員的生產力，更整合了功能安全的關鍵領域和自動化工作流程，這對於現代的開發實踐非常重要。IAR的RISC-V解決方案專為不同市場的多元應用而設計，範圍包括消費性電子、醫療設備、小型家電和工控系統等。 瑞薩電子嵌入式處理第一業務部門副總裁 Daryl Khoo 表示：「IAR 是瑞薩電子工具生態系統中長期穩定且具高度價值的合作夥伴，IAR Embedded Workbench 長期為我們的各種 MCU 架構提供卓越支援，因此對於第一個採用瑞薩自主研發的RISC-V核心MCU而言，我們非常高興能與IAR達成早期合作，確保全新的R9A02G021 MCU使用者能配套使用IAR廣受歡迎且完整的開發解決方案。」 採用RISC-V架構的用戶將獲得的具體效益包括： · 提高生產力：IAR透過全面支援瑞薩電子32位元RISC-V MCU優化基於RISC-V的應用程式開發流程。透過與其Smart Configurator程式碼生成工具套件和快速原型板無縫整合，可進一步加速開發速度並縮短上市時間。運用IAR I-jet除錯器啟用的先進除錯功能，並可確保精準控制和深入分析，可實現更快、更高效、更高品質的產品交付。 · 功能安全：遵循嚴格的安全標準，該解決方案取得TÜV SÜD認證，並專門設計用於促進安全關鍵應用的開發。 · CI/CD流程自動化：IAR開發解決方案完全支援Linux和Windows上的自動化工作流程和持續整合（CI）流程，實現持續開發、測試和部署過程。 IAR技術長Anders Holmberg表示：「在嵌入式軟體發展複雜性及需求不斷攀升的情況下，IAR針對於RISC-V的全面開發解決方案不僅是一套工具集，它更是對創新和卓越的承諾。IAR在2019年便發表了支援開源指令集架構（ISA）的首款RISC-V開發工具。針對瑞薩電子首款通用32位元RISC-V MCU的特定需求，我們將解決方案客製化以確保個RISC-V商業專案都能獲得最高的效率、安全性和品質，而這也體現了IAR致力於賦能開發者和推動整個嵌入式RISC-V產業發展的承諾。」 與此同時，IAR也發表了一部完整的電子書來協助全球嵌入式開發人員快速提升技能。書名為"The Ultimate Hands-On Guide: Getting Started with RISC-V by IAR"(終極實踐指南：IAR RISC-V入門)的eBook提供了運用IAR Embedded Workbench來掌握 RISC-V 開發的結構化方法，並包括對IAR靜態分析工具IAR C-STAT for RISC-V之內容，藉以提高程式碼品質和效率。 歡迎下載The Ultimate Hands-On eBook: Getting Started with RISC-V by IAR電子書 更多關於IAR RISC-V解決方案之資訊請參閱IAR | RISC-V
A12 藝術空間
RISC-V
請先登入後才能發佈新聞。
還不是會員嗎？立即 加入台灣產經新聞網會員 ，使用免費新聞發佈服務。 （服務項目） （投稿規範）
