本網站使用瀏覽器紀錄 (Cookies) 來提供您最好的使用體驗，我們使用的 Cookie 也包括了第三方 Cookie。相關資訊請訪問我們的隱私權與 Cookie 政策。如果您選擇繼續瀏覽或關閉這個提示，便表示您已接受我們的網站使用條款。 關閉
高I/O、低功耗及最先進的安全功能，適用於成本敏感型邊緣應用 台北—2025年6月18日—AMD很高興宣布，Spartan™ UltraScale+™成本最佳化系列的首批元件現已投入量產！三款最小型的元件－SU10P、SU25P和SU35P，目前已開放訂購，並在 AMD Vivado™設計套件2025.1中提供量產元件支援。 AMD成本最佳化產品組合中的新品專為需要高I/O、低功耗和最先進安全功能的成本敏感型邊緣應用而打造，為經過驗證的UltraScale+™ FPGA和自行調適SoC產品組合帶來了現代化的連接能力、後量子密碼等功能。 首批最低密度元件的量產出貨，標誌著經過驗證的小型FPGA解決方案在入門及中階市場的重要里程碑。 AMD Spartan UltraScale+系列產品表 為快速上市奠定堅實基礎 尋求成本最佳化、緊湊型FPGA的工程師也期望簡單易用性以及快速的上市時程。他們需要可程式化設計邏輯、高I/O、強大的安全性以及世界級的可靠性。此外，他們更需要能夠實現一鍵式時序收斂和快速除錯功能的工具。最重要的是，他們需要低風險的上市路徑。Spartan UltraScale+ FPGA由業界領導者採用經過驗證的UltraScale+技術打造註1，正能滿足這些需求。 透過Spartan UltraScale+ FPGA，AMD以其成熟的UltraScale+ FPGA架構著手，該架構提供了效能與低功耗的出色平衡，並具有較長的產品生命週期。在連接性方面，Spartan UltraScale+ FPGA結合了高密度輸入／輸出（HDIO）以實現豐富的3.3V I/O支援，同時還有新的高速XP5IO，並提供業界最高的I/O與邏輯比例註2，由高效能和低功耗架構提供支援。設計人員還可以透過AMD Vivado設計套件實現快速設計收斂和跨專案的輕鬆重複使用，該設計套件支援超過160款AMD FPGA和自行調適SoC。在板級控制和I/O擴展等應用中，時脈速度很少超過150 MHz，使用者可以實現一鍵式時序收斂，從而快速完成設計反覆運算註3。對於需要更高效能的機器視覺、工業和醫療應用，Spartan UltraScale+ FPGA能提供比競爭對手兩個速度等級的優勢註4。 為成本敏感型應用提供全新功能 在此經過驗證的基礎上，Spartan UltraScale+ FPGA為AMD成本最佳化產品組合帶來多項新進展： • 最先進的安全性，內建硬IP，採用NIST認證的演算法實現後量子密碼。這不僅實現了安全的元件配置，更支援使用者存取專用密碼資源，包括真亂數生成器（TRNG）、物理不可複製功能（PUF）、安全雜湊等。 • 整合式記憶體控制器，支援高達4266 Mb/s的LPDDR4X/5，採用32位元介面，可節省高達15 kLC，讓設計人員能夠轉向更小的元件，進一步降低功耗和成本。 • 全新XP5IO類別支援高達1.8 Gb/s的低電壓差分訊號（LVDS）、3.2 Gb/s MIPI D-PHY及其他高速差分介面。 • 符合PCIe® Gen4標準的硬IP，支援終端和根埠應用。 • 8通道SPI介面支援，可從外部快閃記憶體實現更快的配置和資料傳輸速率。 如同其他AMD成本最佳化元件，Spartan UltraScale+ FPGA的支援包含在免費的AMD Vivado設計套件標準版中，可在單一工具中完成從模擬到驗證的所有工作。請至AMD官方網站下載Vivado設計套件。 ©2025年，AMD公司版權所有。AMD、AMD箭頭、Artix、Spartan、UltraScale+、Vivado及上述名稱的組合是AMD公司的商標。PCIe是PCI-SIG公司的註冊商標。本文中使用的其他產品名稱僅供識別之用，可能是其各自所有者的商標。某些AMD技術可能需要第三方啟用。支援的功能可能因作業系統而異。請向系統製造商確認特定功能。沒有任何技術或產品完全安全。 註1：營收數據，Omida競爭格局工具CTL季度半導體市場份額，2023年11月。SUS-012 註2：根據AMD內部於2023年12月的分析，比較AMD Spartan UltraScale+ FPGA與前幾代AMD成本最佳化FPGA的總I/O與邏輯單元比。SUS-001 註3：根據AMD於2024年9月的佈局與繞線測試，使用26個開放核心設計，透過AMD Vivado 2024.1和Lattice Radiant Software 2024.1在預設模式下編譯，Artix UltraScale+ AU10P元件與Lattice Mach LFMXO5元件在150 MHz FMAX目標下進行比較；以及Kintex UltraScale+ KU5P元件與Lattice Avant E70元件在200 MHz FMAX目標下進行比較。佈局與繞線效能會因元件、設計、配置和其他因素而異。VIV-011 註4：根據AMD於2024年7月的分析，計算(16奈米) AMD Artix UltraScale+ AU7P和(16奈米) Lattice Avant E70所有可用速度等級的FMAX良率。實際結果會因架構、元件、速度等級、封裝尺寸、設計、配置和其他因素而異。AUS-009
台北—2025年6月4日—今年是首款商用現場可程式化邏輯閘陣列（FPGA）問世 40週年，該技術引入「可重複程式化硬體」的概念。藉由打造「如同軟體般靈活的硬體」，FPGA可重複程式化的邏輯改變了半導體設計的面貌。這是工程師首度能在設計晶片時，如果規格或需求在中途、甚至在製造完成後發生變化，依然可以重新定義晶片功能來執行不同任務。這項靈活性加快了晶片設計的開發速度，縮短產品上市時程，並成為應用特定積體電路（ASIC）的替代方案。 FPGA對市場影響深遠，催生了一個價值超過100億美元的產業。在過去40年間，我們已向全球超過7,000家客戶橫跨不同的市場領域交付超過30億顆FPGA與自行調適SoC（結合FPGA架構、系統單晶片與其他處理引擎的裝置）。事實上，我們已連續25年在可程式化邏輯市場維持領先地位，憑藉著強大的產品陣容與發展藍圖，我們有信心能持續領先市場。 加速創新 FPGA是由已故的Ross Freeman發明，他是賽靈思公司（現為AMD一部分）共同創辦人，也是一位工程師與創新者。Freeman認為，除了標準的固定功能ASIC元件外，一定存在更好、更具成本效益的晶片設計方式。FPGA提供工程師隨時修改晶片設計的自由與靈活性，甚至能在一天之內完成一款客製晶片的開發與設計。FPGA同時也推動「無晶圓廠」（fabless）商業模式，顛覆整個半導體產業。藉由消除對客製光罩製作（mask tooling）與相關非經常性工程成本的依賴，FPGA推動硬體創新，證明企業無需擁有晶圓廠，只需具備願景、設計能力與 FPGA，即可打造突破性硬體。 Ross Freeman（右）俯瞰XC2064設計 全球首款商用FPGA－XC2064，擁有85,000個電晶體、64個可配置邏輯區塊與58個I/O區塊。相比之下，今日最先進的AMD FPGA（如Versal Premium VP1902）整合了1,380億個電晶體、1,850萬個邏輯單元、2,654個I/O區塊、高達6,864個DSP58引擎，以及大量應用於記憶體、安全與介面技術的硬體IP。 自全球首款商用FPGA（XC2064）問世至今已40年，FPGA已無所不在應用於電子產業，深入我們日常生活。如今，FPGA、自行調適SoC和系統模組（SOM）等自行調適運算裝置，已遍佈各種領域：從汽車、火車車廂、交通號誌，到機器人、無人機、太空船與衛星，再到無線網路、醫療與測試設備、智慧工廠、資料中心，甚至高頻交易系統等。 關鍵創新與產品里程碑 40多年來，AMD的創新與不斷演進的市場需求推動著FPGA技術歷經多項突破： ․ 1985年：XC2064－首款商用FPGA。 ․ 1990年代：XC4000與Virtex™ FPGA－首次將嵌入式RAM與DSP整合於無線通訊基礎設施。 ․ 1999年：Spartan系列問世－為大容量應用提供高成本效益的傳統ASIC替代方案。 ․ 2001年：首款整合SerDes的FPGA。 ․ 2011年：Virtex-7 2000T成為業界首個採用CoWoS封裝的量產部署－開創先進的2.5D整合技術之採用，現已成為高效能運算（HPC）與AI GPU的核心。 ․ 2012年：Zynq系列－首款將Arm CPU與可程式化邏輯結合的自行調適SoC。 ․ 2012年：Vivado™設計套件－讓軟體開發者也能設計FPGA。 ․ 2019年：首款Versal自行調適SoC問世－引入專屬的AI引擎與可程式化晶片上網路（NoC）。 ․ 2019年：Vitis™統一軟體平台推出－提供預先最佳化的AI工具與抽象層，加速AI推論。 ․ 2024年：第2代Versal AI Edge系列－將可程式化邏輯、CPU、DSP與AI引擎整合於單一晶片，首次實現端對端AI加速，為新一代需要異質、高效率、低延遲的應用提供支援。 ․ 2024年：Spartan UltraScale+ FPGA系列－強化成本最佳化型FPGA與自行調適SoC產品線，為邊緣I/O密集型應用提供高效率且經濟的解決方案。 Vivado與Vitis軟體的推出，對擴大市場具有重大意義。Vivado軟體提供高階合成、機器學習最佳化與無縫IP核心整合功能，幫助開發人員簡化工作流程、縮短開發週期並提升效能。 Vitis™開發環境則提供預先最佳化工具與抽象層以加速AI推論。最新版本（2024.2）引入了多項新功能，例如針對嵌入式C/C++設計的獨立工具，以及簡化AMD Versal自行調適SoC AI引擎部署的改良功能。我們將持續投入於這些工具，提升使用者的工作效率，同時支援新興與多樣化的資料類型與AI模型。 FPGA技術的演變 FPGA技術的演進：邁向邊緣AI 目前大部分AI工作負載都在資料中心GPU上運行。然而，愈來愈多AI處理正在邊緣發生。FPGA技術正站在這波AI融合應用快速發展的最前線。FPGA與自行調適SoC能即時處理感測器資料，實現低延遲的加速邊緣AI推論。隨著小型生成式AI模型的問世，「ChatGPT時刻」正邁向邊緣設備，讓AI模型能執行於如AI PC、車輛、工廠機器人、太空任務或任何嵌入式裝置中。 以下是AMD自行調適運算技術如何支援邊緣AI工作負載的實際案例： ․ 美國太空總署（NASA）－AMD Virtex FPGA協助NASA火星探測車執行AI圖像辨識、比對與校正，並在回傳地球前過濾無用資料。此外，最新的太空等級Versal AI Edge自行調適SoC將加速的AI推論帶入太空，並具有對ML應用最佳化的增強型AI引擎。 ․ Subaru－採用第2代Versal AI Edge SoC，為下一代ADAS “EyeSight”駕駛輔助系統導入AI功能。 ․ SICK－透過AMD Kintex™ UltraScale+™ FPGA搭配FINN機器學習框架，提升工廠自動化與包裹檢查效率。 ․ Radmantis－採用AMD Kria™自行調適SOM裝置，推動永續漁業發展並執行即時AI推論。 ․ JR九州－日本最大子彈列車營運商之一，採用AMD Kria SOM執行即時影像處理，用於AI化的軌道檢測系統。 ․ Clarius－在其手持式超音波設備中，透過AMD Zynq UltraScale自行調適SoC執行區域AI辨識。 展望未來 我們預期FPGA的自行調適運算技術，將持續在自動駕駛、機器人與工業自動化、6G通訊、氣候變遷、藥物研發、科學研究與太空探索等領域推動邊緣AI應用的突破。FPGA問世40週年之際，回顧40年帶來深遠的影響，我們對這項技術的發明深感驕傲。致力於頂尖與領先市場產品的開發者，將持續運用FPGA推動創新晶片設計、支援硬體輔助驗證並加快產品上市腳步。AMD承諾未來將致力於持續引領這項關鍵技術的發展。
當前市場中，物料清單（BOM）成本持續攀升，開發者需在效能和預算間實現優化。鑑於中階FPGA市場很大一部分無需整合串列收發器，Microchip Technology Inc.正式發佈PolarFire® Core FPGA和SoC。新元件是基礎 PolarFire 系列的衍生產品，透過優化功能並移除整合收發器，將客戶成本降低多達 30%。Core 元件提供與經典 PolarFire 技術相同的行業領先低功耗特性，以及經過驗證的安全性和可靠性，在實現成本節約的同時，不犧牲功能、處理能力或品質。 PolarFire Core 系列專爲汽車、工業自動化、醫療、通訊、國防和航太市場設計，具備單粒子翻轉（SEU）免疫能力，確保關鍵任務所需的高度可靠性，並整合四核心 64 位元 RISC-V® 微處理器（MPU），提供彈性的運算能力。此外，Core 裝置設計上與全系列 PolarFire FPGA 採用接腳對接相容，可靈活因應不同設計版本（SKU）需求，進一步提升在重視成本效益、但不需要過多功能的應用場景中的價值。 Microchip FPGA業務部門企業副總裁Bruce Weyer表示：「許多 FPGA 同業近期紛紛調漲價格，對於需要快速推動產品上市，並同時達成最低成本與功耗目標的OEM商而言，帶來了新的挑戰。我們的 PolarFire Core FPGA 與 SoC 系列正面迎戰這些成本與功耗預算挑戰，提供具市場領先地位、且具價格競爭力的解決方案。」 無論是實現即時控制、邊緣處理還是安全關鍵系統，PolarFire Core元件旨在爲工程師提供加速創新所需的靈活性與持久性。請存取官網瞭解更多Microchip FPGA和SoC產品組合。 開發工具 PolarFire Core元件相容Microchip的Libero® SoC設計工具套件、SmartHLS™編譯器、VectorBlox™加速器SDK，以及用於快速開發RISC-V應用的Mi-V合作伙伴平台生態系統。它們可與現有PolarFire FPGA和SoC開發板相容，加速晶片開發流程。 供貨與定價 如需購買或獲取更多訊息，請聯繫Microchip業務代表、授權全球經銷商，或存取Microchip採購與客戶服務網站：www.microchipdirect.com 。
SAN JOSE, Calif., April 23, 2025 /PRNewswire/ -- S2C, a global leader in FPGA-based prototyping solutions, and Andes Technology, a premier provider of high-performance, low-power RISC-V processor IP solutions, today announced the results of a strategic collaboration designed to significantly enhance FPGA prototyping capabilities for developers of advanced System-on-Chip (SoC) devices. The partnership leverages S2C's new Prodigy™ S8-100 FPGA prototyping platform, based on the AMD Versal™ Premium VP1902 adaptive SoC, to deliver unprecedented capacity and flexibility for modeling, prototyping, and software development using Andes' cutting-edge RISC-V cores.Historically, FPGA prototyping faced capacity limitations, restricting SoC developers' ability to integrate multiple RISC-V cores along with subsystems like Network-on-Chip (NoC), DDR, PCIe® controllers, and more. The Prodigy S8-100 platform addresses these challenges by offering a single FPGA version with up to 100 million logic gates – providing ample capacity for Andes' most advanced RISC-V processors, including the customers' differentiating extensions enabled by the Andes' Automated Custom Extension (ACE) framework, and additional IPs.The Prodigy S8-100 family also includes larger configurations with two or even four VP1902 adaptive SoCs, scaling capacity up to 400 million logic gates per system. This substantial increase in logic capacity enables full SoC validation in hardware, significantly reducing development cycles, optimizing performance modeling, and accelerating software development before production silicon becomes available. Moreover, the platform supports S2C's extensive library of nearly 100 daughter cards to support applications ranging from networking, storage, and multimedia to generic IOs facilitating efficient interface modeling and simulation without sacrificing FPGA logic resources."The collaboration between S2C and Andes marks a significant step forward for the RISC-V community, offering advanced SoC developers a powerful and cost-effective FPGA-based prototyping solution," said Ying J Chen, Vice President of S2C. "Our Prodigy S8-100 platform uniquely addresses the evolving complexity of RISC-V-based designs, helping developers validate their innovations early and confidently accelerate time-to-market."Emerson Hsiao, President of Andes Technology USA, stated: "Andes continues to drive innovation in high-performance RISC-V cores tailored to AI, automotive, and high-performance computing, and many of our customers further differentiate by adding their own extensions with our ACE framework. Partnering with S2C provides our customers with the critical advantage of robust, large-capacity FPGA-based prototyping, allowing them to prove-out their customizations early, ultimately accelerating their time-to-market with Andes-based RISC-V SoCs." "Designed for emulation and prototyping, the AMD Versal Premium VP1902 adaptive SoC is uniquely positioned to address cutting-edge development challenges," said Mike Rather, senior product line manager, AMD. "As the industry's largest FPGA-based adaptive SoC, the Versal VP1902 adaptive SoC empowers engineers to push the boundaries of technology, offering high performance, scalability, and connectivity in a single device. With its advanced emulation and prototyping capabilities, it is a catalyst for groundbreaking innovations in next-generation semiconductor innovation." Live Demonstration at Andes RISC-V ConThe S2C Prodigy S8-100 system will be demonstrated live at the Andes RISC-V Con, themed "RePioneering the Future," on April 29, 2025, at the DoubleTree by Hilton Hotel in San Jose. Attendees are invited to visit the S2C booth to experience firsthand the advanced FPGA-based prototyping capabilities that will drive the next wave of RISC-V-based innovation.To learn more about the Andes RISC-V Con event, please visit the registration site.About S2CS2C is a global leader in FPGA prototyping solutions, providing scalable, reliable, and flexible hardware platforms that accelerate system validation and software development for semiconductor companies worldwide. For more information, visit www.s2cinc.com.About Andes TechnologyAs a Founding Premier member of RISC-V International and a leader in commercial CPU IP, Andes Technology (TWSE: 6533; SIN: US03420C2089; ISIN: US03420C1099) is driving the global adoption of RISC-V. Andes' extensive RISC-V Processor IP portfolio spans from ultra-efficient 32-bit CPUs to high-performance 64-bit Out-of-Order multiprocessor coherent clusters. With advanced vector processing, DSP capabilities, the powerful Andes Automated Custom Extension (ACE) framework, end-to-end AI hardware/software stack, ISO 26262 certification with full compliance, and a robust software ecosystem, Andes unlocks the full potential of RISC-V, empowering customers to accelerate innovation across AI, automotive, communications, consumer electronics, data centers, and mobile devices. Over 16 billion Andes-powered SoCs are driving innovations globally. Discover more at www.andestech.com and connect with Andes on LinkedIn, X, Bilibili and YouTube AMD, Versal, and combinations thereof are registered trademarks of Advance Micro Devices, Inc.
智慧系統的發展早已超越傳統硬體升級，轉向系統整合、運算架構與感測技術的全方位演進。近期從蔚來 ET9 搭載高解析智慧車燈、Microchip 進軍車用 SoC FPGA、到安森美（onsemi）推出高性能 iToF 感測器，顯示 AI、車用與光電感測的跨界融合，正逐步重塑智慧應用的疆界。 蔚來 ET9 搭載 25,600 像素智慧車燈 重新定義車與環境互動 蔚來最新旗艦車款 ET9，成為全球首批搭載艾邁斯歐司朗 EVIYOS™ HD 25 多像素 LED 晶片的量產車型。EVIYOS HD 25 搭載高達 25,600 顆可獨立控制的微型 LED，可主動在夜間投影行車路線、行人提示與風險警示資訊，具備 500 公尺遠距照明能力與地面光毯功能，將車燈從傳統照明裝置轉變為智慧駕駛輔助平台。 觀點解析：車燈不再只是亮度與數量的競爭，而是演算法、感測模組與光源技術融合的實力展現。EVIYOS 模組化設計預示著車燈將成為車與環境即時互動的重要節點。 Microchip 推 PolarFire SoC FPGA 推動 RISC-V 進軍車用核心 Microchip 宣布其 PolarFire® SoC FPGA 通過 AEC-Q100 車規認證，正式進入車用 SoC 應用領域。該晶片具備 -40°C 至 125°C 工作溫度範圍，支援 Linux 與 RTOS 作業系統，並內建 500K 邏輯元件。結合高能效與嵌入式安全特性，適用於 ADAS、電池管理與智慧閘道器等場景。 觀點解析：RISC-V 架構逐步進入以 Arm 為主的車用運算領域，PolarFire SoC 所代表的中階密度 FPGA 架構，對追求模組化、高整合度的車用平台具備高度吸引力，為 Tier-1 車電供應商提供更多開放選項。 安森美推出 Hyperlux ID 感測系列 iToF 深度感知突破 30 公尺 為解決傳統 iToF 感測器在解析度與穩定性上的限制，安森美推出 Hyperlux™ ID 系列產品，搭載 1.2MP 全域快門感測器，實現最遠 30 公尺的即時深度感測能力，並優化移動目標偵測與戶外運作表現。應用場景涵蓋工業自動化、AR/VR、智慧安防與自駕技術。 觀點解析：iToF 感測的競爭不再侷限於硬體規格，而是平台整合能力的比拼。安森美透過整合雷射板、演算法支援與開發套件，將 3D 感測推向更廣泛且實用的應用層面。 小結：AI 車用應用融合加速，技術邊界持續擴張 三項來自不同領域的創新突破，皆指向未來智慧應用的共同趨勢： 光電整合：EVIYOS 模組結合 LED、演算法與µ-driver，讓車燈成為資訊顯示與互動載體。 運算架構開放化：RISC-V FPGA 跨入車用主控市場，推動開放平台設計。 3D 感測普及化：iToF 精準度與範圍大幅提升，為工業與自駕應用創造更大落地空間。 從車頭到晶片核心，智慧應用的融合戰爭正如火如荼展開，無論是在自駕車、智慧工廠還是未來機器人技術中，這些突破將加速新世代智慧系統的實現。 參考來源： 蔚來車燈新聞：https://www.ezpr.com.tw/蔚來et9搭載艾邁斯歐司朗智能多像素led產品eviyos-hd-25/ Microchip 車規認證：https://www.ezpr.com.tw/microchip-polarfire-soc-fpga通過aec-q100汽車級認證/ 安森美 iToF 感測器：https://www.ezpr.com.tw/安森美技術突破攻克itof現有挑戰/
Microchip Technology Inc.的 PolarFire®系統單晶片（SoC）FPGA 已獲得汽車電子委員會 AEC-Q100 認證。AEC-Q 標準是IC設備的指南，透過壓力測試來衡量汽車電子元件的可靠性。通過 AEC-Q100 認證的元件都經過嚴格的測試，能夠承受汽車應用中的極端條件。PolarFire SoC FPGA已通過汽車行業Grade 1溫度認證，支援-40°C至125°C工作範圍。 PolarFire SoC FPGA 採用嵌入式 64 位元四核心 RISC-V® 架構，能夠運行 Linux®和即時操作系統（RTOS），具有高達 500K 邏輯元素（LE）的中端密度可程式邏輯。SoC FPGA 專爲要求低功耗、高效能、高可靠性和更寬工作溫度範圍的複雜應用而設計。具有相同密度和封裝的元件具有可擴展的安全保障，並具有跨溫度等級的接腳封裝相容性，適用於汽車、航太和軍事應用。 SoC FPGA 整合了嵌入式安全和保障功能，以保護實體、元件、設計和資料的完整性。SoC 在設計上具有單事件抗擾（SEU）能力，進而提高了可靠性，有助於降低在苛刻環境中資料損壞和系統故障的風險。 Microchip FPGA業務部副總裁Bruce Weyer表示：「PolarFire SoC FPGA獲得AEC-Q100認證，證明了我們的技術能夠在最具挑戰性的條件下正常運行，彰顯了我們致力於提供強大解決方案以滿足汽車行業嚴格要求的承諾。我們的低功耗設計和 RISC-V 核心使汽車工程師能夠爲下一代汽車系統創建先進、可靠和節能的解決方案。」 PolarFire FPGA 和 SoC 具有高能效和熱效能，無需主動冷卻，同時確保高整合度、國防級安全性和可靠性。憑藉高水平可擴展性，它們可在不同溫度條件下保持效能，滿足關鍵任務環境的嚴格要求。 開發工具 Microchip 的 Libero® SoC 設計套件、SmartHLS™、VectorBlox™ 和 Microchip 的 Mi-V 合作伙伴平台生態系統支援 PolarFire SoC，可實現快速 RISC-V 應用開發。支援各種 Microchip 和合作伙伴的知識產權 （IP）核心，加快產品上市時間。Libero SoC Design Suite 透過了 TÜV Rheinland 的功能安全認證，符合汽車應用的 ISO 26262 ASIL D 標準。相容的開發板也已面市。 供貨與定價 如需瞭解更多訊息或購買，請聯繫 Microchip 業務代表、全球授權經銷商或存取 Microchip 採購和客戶服務網站 www.microchipdirect.com 。
A12 藝術空間
FPGA
請先登入後才能發佈新聞。
還不是會員嗎？立即 加入台灣產經新聞網會員 ，使用免費新聞發佈服務。 （服務項目） （投稿規範）
