關於 cookie 的說明

本網站使用瀏覽器紀錄 (Cookies) 來提供您最好的使用體驗,我們使用的 Cookie 也包括了第三方 Cookie。相關資訊請訪問我們的隱私權與 Cookie 政策。如果您選擇繼續瀏覽或關閉這個提示,便表示您已接受我們的網站使用條款。

搜尋結果Search Result

符合「CPO」新聞搜尋結果, 共 27 篇 ,以下為 1 - 26 篇 訂閱此列表,掌握最新動態
之光半導體剖析 CPO 量產門檻:良率、TCO 與 EDA

【台灣新竹訊,2026 年 03 月 16日】之光半導體(Latitude Design Systems)共同創辦人暨技術長陳昇祐博士受邀於金屬工業研究發展中心發表專題演講,深入剖析AI資料中心面臨的功耗危機,以及光電共同封裝(Co-Packaged Optics, CPO)技術如何成為突破瓶頸的關鍵解方。 AI資料中心的功耗與頻寬雙重壓力 陳博士指出,隨著AI訓練叢集規模從數千GPU擴展至百萬級,傳統可插拔光模組(Pluggable Optics)已遭遇散熱極限。以NVIDIA Rubin Ultra NVL576機架為例,單機架頻寬需求達2 Pb/s,總功耗高達600 kW。若採用傳統可插拔方案,64個1.6T模組的光學功耗alone就達1.6-1.8 kW,成本超過400萬美元——這在經濟上與技術上都承受相當大的壓力。 McKinsey預測2030年全球資料中心總功耗將達298 GW,其中光互連功耗佔比已超過50%。陳博士強調:「I/O功耗成長速度是邏輯晶片的3倍——光學互連已從配角變為資料中心功耗的主角。」 CPO技術:從可選方案到必要架構 CPO透過將光收發器整合至與主機ASIC相同的封裝基板,大幅縮短電氣走線,實現功耗與成本的雙重突破: 功耗降低:從可插拔方案的20 pJ/bit降至CPO的5-6 pJ/bit,單機架光學功耗從80 kW降至約20 kW 成本優化:從每Gb/s $1.00降至$0.10-0.25,單機架成本從400萬美元降至約40萬美元 TCO改善:Yole Group估計CPO可降低系統總擁有成本達40% NVIDIA與Broadcom已將CPO納入主產品線。NVIDIA的Quantum-X Photonics(115.2T InfiniBand)與Spectrum-X Photonics(409.6T Ethernet)預計2026下半年供貨;Broadcom Tomahawk 6-Davisson(第三代CPO,102.4 Tbps)已於2025年出貨。業界共識認為,400G/lane將是可插拔與CPO的分水嶺——當SerDes達到448G PAM4時,3.2T可插拔模組功耗將達40-60W,超出OSFP-XD的40W散熱能力,此時CPO將成為高密度AI網路極具吸引力的選項。 光線路交換機(OCS)與CPO互補共存 陳博士同時介紹光線路交換機(Optical Circuit Switching, OCS)技術。Google自2017年起在Jupiter資料中心部署自研MEMS OCS,實現30% CapEx降低、41%功耗降低、50倍可靠性提升。AI訓練的流量模式(AllReduce、All-to-All)穩定且可預測,非常適合OCS架構。 NVIDIA採用CPO+OCS混搭策略:CPO解決交換機至光纖的轉換效率,OCS解決架構層的全光交換。兩者互補而非互斥,NVIDIA宣稱CPO+OCS組合可實現2.6倍功耗降低(從83 pJ/bit降至31 pJ/bit)。 Cignal AI預測2029年OCS市場規模將達25億美元以上(較先前預測上修40%)。陳博士指出,OCS市場目前基期仍低,過去主要為Google專屬大規模部署,但隨著OCP於2025年成立OCS子項目,Google、Microsoft、NVIDIA、Lumentum、Coherent等廠商共同參與標準制定,OCS正從專有技術邁向開放標準,將擴展至更多產業應用,上升趨勢明顯。 封裝測試挑戰:奈米級對準的精度競賽 CPO量產面臨的核心挑戰之一是測試與封裝的精度要求。陳博士指出,電探針測試容許5µm誤差,但矽光子晶片的光耦合若超過0.5µm偏移,光功率將衰減50%以上。這對測試設備與封裝設備提出了前所未有的精度要求,需要整合光學對準、熱管理、以及主動補償技術,將對準精度控制在次微米等級。 光電晶片設計自動化(EDA):CPO的隱形瓶頸 陳博士特別強調,CPO的量產挑戰不僅在製程與封裝,更在於設計工具的成熟度落差。電子EDA已歷經40+年發展,支援數十億電晶體的全自動RTL-to-GDSII流程;光子EDA發展僅約15年,仍以手動設計為主,缺乏穩健的自動化佈局工具、統一的電路模擬標準、以及成熟的設計驗證流程。 CPO設計面臨的關鍵挑戰包括:電子-光子協同模擬的多物理場耦合、熱管理對波長穩定性的影響、多通道WDM系統的複雜度、SerDes與光子元件的整合模擬、以及多晶粒3D封裝的協同設計等,這些都超越了現有工具的能力範疇。 PIC Studio:全流程光電整合設計生態系 之光半導體的PIC Studio平台以單一整合環境涵蓋佈局、模擬、驗證與PDK,直接對應業界設計挑戰: PhotoCAD:曲線波導佈局引擎,支援AWG、級聯MZI、光學卷積矩陣等參數化元件,精確處理CPO模組中密集光通道的佈局挑戰 pSim / pSim Plus:端到端E/O/E模擬,完整支援CPO所需的電-光-電全鏈路協同模擬。pSim Plus支援資料中心光模組PAM4光收發器的完整設計與模擬,涵蓋TIA/Driver電路、多通道WDM、FFE+TDECQ分析;同時支援長距離同調光收發器(Coherent Transceiver)的PS-QPSK+FEC同調鏈路模擬,滿足從資料中心互連到長途光纖傳輸的完整應用需求 Advanced SDL:pLogic原理圖輸入→自動佈局→LVS檢查,縮短設計迭代週期 pVerify:多層次DRC驗證(寬度/間距/密度/銳角/埠對齊/曲線對位),確保符合先進封裝的嚴格製程規則 Compact Model工作流:1-2個月交付完整資料擷取→模型建構→CML封裝流程 PIC Studio已全面對應CPO設計需求,並榮獲全球12家以上晶圓廠導入設計流程,涵蓋矽光子(Silicon Photonics)、薄膜鈮酸鋰(TFLN)、以及磷化銦(InP)等多種光子平台。平台已支援200+活躍用戶,年度Tape-out超過50次,並與Wave Photonics建立跨工具PDK整合生態。 陳博士表示:「PIC Studio的核心差異化在於單一平台統一佈局→模擬→驗證→PDK全流程,避免多種工具、多家廠商的拼裝痛點,顯著緩解CPO設計週期壓力。從電-光協同模擬、熱管理分析、到多晶粒3D佈局優化,PIC Studio已建立完整的CPO設計流程。」 台灣供應鏈的戰略優勢 陳博士特別指出,CPO與矽光子的供應鏈極為複雜且涵蓋面廣,為台灣科技產業帶來很多機會。從上游的晶圓代工、光子晶片設計,到中游的先進封裝(CoWoS、InFO)、光學對準設備、精密測試探針卡,再到下游的光模組組裝、系統整合,台灣廠商在多個環節都具備切入優勢。 「台灣在半導體製造、精密機械、光電產業都有深厚積累,更重要的是產業高度集中,」陳博士表示,「CPO不是單一技術突破,而是需要跨領域整合的系統工程。台灣供應鏈的產業集中優勢、垂直整合能力、快速反應的產業文化、以及在AI伺服器領域的既有優勢,都是切入CPO生態系的獨特競爭力。隨著2029-2030年CPO的吸引力巨大,現在正是台灣廠商提前佈局、建立技術能力的關鍵時刻。」 技術路線圖:2029-2030年CPO將極具吸引力 陳博士總結產業共識: 1.6T世代(2025-2027):Pluggable + LPO為主流,CPO與可插拔版本並行出貨 3.2T世代(2028-2029):400G/lane成為轉折點,可插拔面臨散熱極限(40-60W),CPO必要性顯著上升 2029-2030:CPO成為AI scale-up/超大規模scale-out、高radix switch、最在乎功率密度與可靠性骨幹層的標準配置 Meta於ECOC 2025發表的CPO可靠度數據展現突破:年化鏈路失效率(ALFR)0.34%、MTBF達260萬小時、可靠度為可插拔方案5倍、零不可維修故障事件,消除了業界對CPO可維修性的最大疑慮。  SHAPE  \* MERGEFORMAT 關於之光半導體 Latitude Design Systems之光半導體是全球領先的光電晶片設計自動化(Photonic EDA)解決方案提供商,總部位於台灣新竹。公司旗艦產品PIC Studio整合PhotoCAD佈局設計、pSim Plus系統模擬、pVerify驗證等完整工具鏈,為矽光子、薄膜鈮酸鋰、磷化銦等多種光子平台提供完整設計流程支援,已全面對應CPO設計需求。目前已獲全球12家以上晶圓廠導入設計流程,服務200+活躍用戶,年度Tape-out超過50次。 媒體聯絡人之光半導體 Latitude Design SystemsEmail: Terence_Chen@latitudeds.com.twWebsite: https://www.latitudeds.com/ 授權代理商恩萊特科技股份有限公司 Enlight Technology Co., Ltd.Website: www.enlight-tec.comEmail: sales@enlight-tec.com電話: 03 602 7403地址: 新竹市東區光復路二段295號7樓之3

文章來源 : 恩萊特科技股份有限公司 發表時間 : 瀏覽次數 : 1630 加入收藏 :
應對AI算力挑戰 之光半導體分享矽光子與 CPO 技術關鍵

【新竹訊,2025 年 12 月 2 日】 隨著 AI 模型參數邁向兆級規模,算力叢集的互連頻寬已成為制約效能的關鍵瓶頸。之光半導體(Latitude Design Systems)創辦人暨技術長陳昇祐博士,日前受邀至國立成功大學智慧半導體及永續製造學院發表演講。他指出,面對 AI 算力暴增所帶來的挑戰,CPO(光電共封裝)技術已成關鍵解方,而要落實大規模量產,產業需仰賴更精準的系統級異質整合來確保製造良率。 突破物理極限:CPO 架構提升能源效率 陳昇祐博士在演講中分析,AI 工廠的擴展正受到傳統電訊號傳輸距離與功耗的雙重夾擊。CPO 架構透過移除傳統光模組中多餘的 DSP 重定時器,大幅簡化訊號路徑 。相較於傳統可插拔光模組,CPO 架構在 1.6T 世代預計能節省約 50% 的功耗 ,這不僅是成本優勢,更是支撐 AI 算力持續指數級成長的重要物理基礎。 以模擬定義製造:精準預測製程變異 針對市場關注的先進製造議題,陳博士深入剖析了 EDA 工具在 CPO 時代的關鍵角色。由於矽光子晶片對製程變異極度敏感,即便是一奈米的波導寬度誤差也可能影響光訊號品質,因此在進入昂貴的封裝環節前,必須進行全系統的模擬。 他於現場展示了之光半導體 PIC Studio 平台的系統級模擬能力,之光半導體的 PIC Studio 平台已提前佈局,支援包括 SiPh、SiN、InP 以及 TFLN 等多種材料體系的協同設計 ,協助設計者在複雜的「光電熱」多物理場中找到最佳解。協助設計團隊在異質整合的複雜環境中,提前鎖定最佳參數,顯著降低硬體試錯成本。 異質整合與跨域協作 展望未來技術路徑,陳博士指出,為了追求更極致的能效產業將迎來異質整合的百家爭鳴時代。包括 MicroLED 與TFLN(薄膜鈮酸鋰)等新興材料技術將與矽光子互補共存 。他強調,光電整合是一場跨領域的協作,需要從晶片設計、封裝到系統端的緊密配合。之光半導體將持續透過先進的設計工具,協助台灣學界與產業界培養跨領域的系統級思維的研發人才,加速矽光子與CPO技術發展。

文章來源 : 恩萊特科技股份有限公司 發表時間 : 瀏覽次數 : 2383 加入收藏 :
之光半導體聚焦設計自動化:加速產業邁向光電共封裝(CPO)

【台灣新竹訊,2025 年 11 月 10 日】隨著人工智慧(AI)模型規模呈指數級成長,高效能運算(HPC)系統的瓶頸已從「算力」轉向「傳輸」。之光半導體(Latitude Design Systems)創辦人暨技術長陳昇祐博士,日前應邀至國立清華大學電機工程學系發表專題演講,主題為「算力再強,卡在傳輸?矽光子:打通 AI 叢集任督二脈的光速鑰匙」,指出矽光子技術是因應 AI 算力增長,克服傳統電性互連極限的關鍵路徑。 矽光子:跨越摩爾定律後的關鍵技術 陳博士在演講中表示,當前 AI 模型規模快速成長,GPU 叢集的算力雖顯著提升,但系統瓶頸逐漸轉移到節點之間的資料傳輸。傳統電性互連在距離、頻寬與功耗上已接近極限,矽光子技術則提供了更高頻寬與更低功耗的替代方案。 他以實際系統架構為例,說明矽光子如何透過光電共封裝(Co-Packaged Optics, CPO)技術整合至晶片層級,將電氣路徑縮短並降低信號損耗,成為大型 AI 叢集實現高效能與低延遲的關鍵路徑。 從封裝到設計:AI 傳輸瓶頸的全系統觀點 陳博士進一步從異質整合封裝、光電模組設計到 EDA 工具支援等層面,深入分析了矽光子產業鏈的演進方向。他強調,未來 CPO 的普及將要求晶片設計、封裝技術與測試驗證流程必須同步發展,這使得產業界與學界的跨領域協作變得更為重要。 在此趨勢下,陳昇祐博士介紹了之光半導體的 PIC Studio 光電整合設計平台,說明其在光電協同模擬與設計驗證流程中的應用。該平台可支援從元件、電路到系統級的模擬與自動化設計,協助研究人員與工程團隊提升開發效率,並降低整體設計驗證的複雜度和成本。 產學協同:系統思維與跨領域能力的養成 在與清華師生的交流中,陳博士指出,AI 算力與矽光子的深度結合需要同時理解系統工程、製程技術與演算法架構,這是未來高階設計工程師不可或缺的關鍵能力。學界的研究正持續影響產業技術決策,而產業的挑戰也反饋至基礎研究。這種以系統設計為核心的交流,將研究與實務緊密連結,為未來在光電互連、封裝與 EDA 領域的合作奠定堅實基礎。 從算力瓶頸到光速設計的新架構 陳博士於演講最後總結,當 AI 系統的運算能力持續發展時,資料傳輸效率將成為決定整體系統效能的核心要素。矽光子與 CPO 不僅是解決頻寬與能耗問題的技術途徑,更代表了運算架構從傳統電子訊號邏輯轉向光學互連邏輯的關鍵轉折。 未來的設計焦點將不再單純強調晶片算力,而是如何在運算、封裝與傳輸之間建立協同優化的系統架構。之光半導體將持續推動光電設計自動化與跨領域合作,協助產業在運算、封裝與互連之間建立系統化架構,助力下一階段 AI 基礎設施的發展。

文章來源 : 恩萊特科技股份有限公司 發表時間 : 瀏覽次數 : 3087 加入收藏 :
CPO重塑AI時代半導體生態

新竹,2025 年 10 月 13 日 – 隨著人工智慧(AI)算力需求呈指數級增長,傳統數據中心架構面臨巨大的能耗與頻寬瓶頸 。之光半導體(Latitude Design Systems)創辦人兼技術長陳昇祐博士,日前應華南永昌證券邀請,以「CPO 現況與未來發展暨矽光子晶片 EDA 設計解決方案」為題發表專題演講,為專業分析師與法人代表深入剖析光電共封裝(Co-Packaged Optics, CPO)技術如何重塑產業格局,並點出潛在的市場與投資機會。 CPO:AI 時代的必經之路與投資邏輯 陳博士開場即指出,AI 基礎設施的運算與互連需求已遠超傳統模式所能負荷。在由數十萬個 GPU 和數百萬個光收發器組成的「AI 工廠」中, CPO 不僅是技術演進的選項,更是突破「功耗牆」的物理必然路徑,其核心優勢在於將電氣路徑從數百毫米縮短至不到一毫米,從根本上降低訊號損失與功耗。 他進一步說明,透過將光學元件與 交換機晶片或是AI 處理器緊密封裝,CPO 方案能夠顯著改善傳統可插拔光模組所面臨的功耗瓶頸,為尋求高效能與永續發展的雲端服務商(CSP)提供了明確的投資誘因。 市場與技術路線之爭:垂直整合 vs. 開放生態 陳博士分析了當前的市場策略與競爭態勢。他表示,半導體巨頭們正圍繞 CPO 技術形成兩大核心陣營,這也是需要關注的關鍵趨勢: NVIDIA 的垂直整合帝國: NVIDIA 將 CPO 視為其 AI 平台(如 Rubin)的核心戰略。透過與台積電(TSMC)的深度合作,採用 3D 混合鍵合與微環調變器(MRM)等技術,NVIDIA 旨在打造一個從晶片、光學引擎到系統軟體的端到端封閉生態系。此模式雖然技術挑戰高,但一旦成功,將形成極深的護城河,鞏固其在 AI 領域的領導地位。 Broadcom 的開放聯邦: Broadcom 則扮演「水平賦能者」的角色。其以 Tomahawk 6 等商業晶片為核心,推動開放乙太網路標準,與廣泛的生態夥伴合作,旨在將乙太網路打造成通用的 AI 互連標準。此策略為市場提供了多元選擇,避免單一供應商鎖定,符合大型 CSP 的長期利益。 陳博士也提到,除了主流的矽光子技術,部分廠商正探索其他顛覆性路徑。例如,微軟的 MOSAIC 和 Avicena 的 MicroLED 技術,憑藉其極高的能源效率和密度,為短距離晶片互連市場帶來了新變數,是值得關注的技術萌芽。 價值鏈重構下的投資新地圖 CPO 的興起正改變光通信產業的價值鏈。陳博士強調,傳統的「光模組為中心」模式,正在向交換機晶片與光引擎共同封裝、光電整合的 CPO 為中心轉移。這意味著價值將從下游模組組裝,顯著向上游環節集中,形成新的熱點: 先進封裝廠: 隨著異質整合成為主流,掌握 2.5D/3D 封裝技術的晶圓代工與封測廠(如台積電的 COUPE 平台、日月光等)將承接技術壁壘最高的環節。 關鍵元件供應商: CPO 時代對光學元件的性能與可靠性要求極高。能提供高性能雷射光源(如 Lumentum)、高精度可拆卸光纖連接器(如 SENKO)和光學引擎的廠商,將直接與 ASIC 巨頭綁定,獲得先行者優勢。 EDA 軟體與測試服務商: CPO 設計的複雜性已超越傳統單點工具。陳博士展示了之光半導體的 PIC Studio 平台,其能夠提供從元件、光電整合鏈路到系統的緊湊連貫的設計流程,並能有效解決光電協同設計的挑戰。跨領域整合解決方案的 EDA 廠商,成為新供應鏈中的關鍵「粘合劑」,其價值不容忽視。 他總結,儘管 CPO 的普及面臨散熱、可靠性與製造良率等挑戰,但市場預測顯示其爆發式成長已箭在弦上。他建議行業應密切關注 NVIDIA Rubin 平台、台積電 COUPE 平台等關鍵里程碑,並審慎評估不同技術路線背後的商業策略,以捕捉這場由矽光子技術驅動的所帶來的豐厚回報。

文章來源 : 恩萊特科技股份有限公司 發表時間 : 瀏覽次數 : 10131 加入收藏 :
AI運算新引擎!恩萊特矽光子論壇聚焦CPO與異質整合

【2025年09月09日,台北】隨著AI應用爆發式成長,傳統晶片與封裝正迎來嚴峻挑戰,高速傳輸已成為半導體產業的共同瓶頸。因應此一趨勢,恩萊特科技今日於台北世貿中心舉辦「矽光子設計到量產:CPO與異質整合技術論壇」,聚焦於被視為下一代重要技術路徑的矽光子,並邀集生態鏈領袖共探產業新局。 本次論壇吸引超過250位產學專家、新創與業界高階主管參與,顯示業界對矽光子議題的高度關注。恩萊特科技總經理蘇正宇表示:「CPO與異質整合的落地,並非單一企業能獨立應對,唯有串聯設計、製程與封裝等環節,才能推動矽光子真正商用化。恩萊特正致力於打造這樣的整合平台,攜手台灣產業夥伴,推動矽光子設計到量產的落地應用。」 AI運算新未來!恩萊特矽光子論壇匯聚生態鏈領袖 論壇陣容匯聚全球專家,從不同環節分享矽光子設計到量產的最新觀點:鴻海研究院半導體研究所小組長洪瑜亨博士分享AI資料中心對CPO的最新應用需求;Tower Semiconductor台灣、日本及東南亞FAE總監蔡松岳,從晶圓製造角度解析矽光子量產的可行路徑與挑戰以及包含PIC Studio在內的EDA工具與Tower矽光子製程的結合成為完整的設計平台 。Wave Photonics共同創辦人暨執行長James Lee 博士則分享如何透過製程設計套件(PDKs)加速設計流程,提升積體電路的可靠性,並且發布正式支持PIC Studio在先進的矽光子PDK管理系統中。 之光半導體解析市場脈動 共創台灣矽光子設計新局 CPO、LPO、OIO與MicroLED等,多元技術路線前後出現、Scale-out與Scale-up 雙向需求驅動之下,光學互連正邁入多元發展新階段。之光半導體共同創辦人暨技術長陳昇祐博士指出,NVIDIA、Broadcom、Marvell等晶片大廠,以及Ayarlabs、Xscape Photonics等新銳團隊,正透過差異化策略深耕光電整合。設計生態系統的成熟度與跨領域協同效應,將成為未來成敗關鍵:半導體廠商充分利用現有優勢,光電業者則能借助AI浪潮捕捉龐大商機。 在多條競爭路線中,矽光子技術乃底層基石。唯有系統化掌握其設計原理,洞悉各路線的技術要點,方能助力產業與學研單位快速切入AI應用並穩固市場定位。為此,之光半導體推出了PIC Studio矽光子設計自動化EDA平台。該平台已獲Tower、SilTerra等全球矽光子晶圓代工量產巨頭採用並驗證,不僅大幅縮短設計與開發週期,更顯著提升可靠性,協助客戶搶占技術制高點,贏得市場先機。 恩萊特科技以完整解決方案串聯合作夥伴 打造矽光子整合平台 矽光子被視為半導體產業的下一個主戰場,而整合將是勝負關鍵。恩萊特憑藉在電子設計自動化(EDA)的深厚基礎,攜手之光半導體、Wave Photonics等合作夥伴,將設計工具、製程與封裝能力無縫串聯,為客戶提供從設計到量產的一站式解決方案。 此次論壇不僅彰顯台灣在矽光子領域的研發實力,更展現恩萊特串聯產業鏈、推動商用落地的決心。未來,恩萊特將持續與國際與在地夥伴合作,協助客戶加速AI時代的設計導入,打造高速運算與資料中心的關鍵引擎。

文章來源 : 恩萊特科技股份有限公司 發表時間 : 瀏覽次數 : 6041 加入收藏 :
之光半導體陳昇祐博士剖析CPO浪潮:技術突破、產業轉折與本土供應鏈

之光半導體(Latitude Design Systems)創辦人暨技術長陳昇祐博士,近日於業界閉門座談中針對「CPO浪潮下的技術突破、市場博弈與供應鏈新格局」分享其第一線觀察與技術觀點。隨著AI運算進入超大規模部署階段,光互連將從選項走向主流,重新定義資料中心架構與產業價值鏈。 隨著 1.6T 甚至更高速的光通訊時代來臨,傳統可插拔重定時光學模組的功耗與密度限制日益凸顯。陳昇祐博士表示:「CPO 不再只是選項,而是驅動 AI 基礎設施持續擴展的必然路徑。然而,光、電、熱的高度整合也帶來了前所未有的設計複雜性。誰能率先解決跨領域的設計與驗證挑戰,誰就能定義市場的未來標準。」 市場分歧與產業轉折:CPO 與 LPO 的策略共存 陳博士分析,短期內,線性可插拔光模組(Linear Pluggable Optics, LPO)因其對既有架構的兼容性,將成為重要的過渡方案。然而,從長遠來看,CPO 在極致效能、功耗與傳輸密度上的根本性優勢,使其成為超大規模資料中心的終極目標。包含 NVIDIA、Broadcom、Marvell、Intel 等晶片巨頭,以及 AyarLabs、Xscape Photonics、LightMatter 等創新公司,正透過不同策略佈局光電整合,市場已呈現垂直整合與開放標準並進的多軌發展格局。 他強調:「這場賽局的勝負,不僅取決於製程技術,更取決於設計生態系的成熟度。台灣擁有全球最堅韌的半導體製造聚落,若能輔以強大的 EDA 工具鏈,將能在這波供應鏈重組中扮演不可或缺的角色。」 PIC Studio:從設計到驗證,加速 CPO 設計落地的一站式平台 為應對 CPO 帶來的嚴峻挑戰,之光半導體推出光電設計自動化平台 PIC Studio,提供從元件、鏈路到系統級的全流程解決方案,弭平了過往光路與電路設計之間的隔閡。 PIC Studio 核心價值主張包括: 無縫整合的光電協同模擬:其 pSim / pSim Plus 模組能進行光路與高速電子訊號的混合模擬,精準預測包含封裝寄生效應在內的系統級效能,並支援 TDECQ、BER 等關鍵指標分析。 高效自動化的佈局與驗證:PhotoCAD 支援由電路圖驅動的自動化佈局(SDL),而 pVerify DRC 則能對接晶圓廠的製程設計套件(PDK),實現一鍵式的設計規則檢查,大幅縮短設計週期。 該平台已獲 Tower、SilTerra 等國際級晶圓代工廠採用與驗證,支援 SiPh、TFLN、InP 等多元主流製程。此外,PIC Studio 的前瞻架構亦成功導入於光子神經網路、MIMO 光傳輸等尖端研發,其設計成果獲 Nokia Bell Labs 於今年的歐洲光通訊大會(ECOC)上公開發表,足見其技術領先性。 迎接產業黃金交叉,共創台灣光電新格局 根據市場研究機構 LightCounting 預測,CPO 與 LPO 的共存狀態將延伸到 2030 年後,雲端服務大廠的最終選擇將是引爆市場的關鍵變數。之光半導體正憑藉 PIC Studio 的完整設計與驗證能力,積極與台灣的矽光子設計、封測及設備夥伴深化合作,致力於共同打造高效、可靠的光電整合設計生態系,為全球 AI 基礎設施奠定下一代互連標準。

文章來源 : 恩萊特科技股份有限公司 發表時間 : 瀏覽次數 : 3740 加入收藏 :
德國萊因 CPO 中古車檢測台北服務站搬遷啟用 設備與服務全面升級

為持續提供更安全、專業、便捷的驗車體驗,德國萊因 CPO 中古車檢測台北服務站自 2025 年 7 月 1 日起正式從濱江街舊址遷移至新北市三重區,並同步完成全新設備導入與服務空間升級,打造煥然一新的檢驗環境。 德國萊因 CPO 中古車檢測台北服務站 新地址: 新北市三重區中正北路 315 巷 6 弄 96 號聯絡電話: 02-2172-1231服務時間: 9:00 – 18:00 新場地三大重點特色: 1. 檢驗設備全面升級 台北服務站新增高階頂高機,可支援多種車型檢測,包含電動車與 9 人座休旅車等大型車型,可有效提升檢測流程效率與準確度,讓每一次驗車都安心。 2. 客休空間更寬敞 客休區及檢驗作業區全面升級,座位數與舒適度同步提升,消費者驗車等待期間也能輕鬆自在。 3. 安全環境再強化 地坪採用高防滑係數材質,即使在雨天濕滑天候也能安全行走,讓每位顧客進出都更安全。全場採自然採光與通風設計改良,提升整體環境品質。   德國萊因邀請舊雨新知親臨新址,體驗更完善的中古車檢測服務。未來也將持續秉持專業、透明、值得信賴的核心理念,為每一位顧客把關每輛車的安全與價值,協助消費者做出更明智的車輛購買決策。   

文章來源 : 台灣德國萊因技術監護顧問(股)公司 發表時間 : 瀏覽次數 : 3760 加入收藏 :
Lightmatter 攜手 Synopsys 將先進介面 IP 整合至 Passage 共封裝光學(CPO)平台

Lightmatter 攜手 Synopsys 將先進介面 IP 整合至 Passage 共封裝光學(CPO)平台 強化頻寬、可靠度與能源效率,助攻超大規模 AI 基礎建設 台灣新竹與加州山景城,2026 年 1 月 27 日-- 光子運算領導者Lightmatter 今日宣布,與電子設計自動化(EDA)及 IP 解決方案領導者 Synopsys 展開策略合作,將 Synopsys 的 224G SerDes與 UCIe IP(3 奈米製程),整合至 Lightmatter 的 Passage™ 3D 共封裝光學(Co-Packaged Optics, CPO)平台。透過此次合作,Lightmatter 將可打造一套高穩定、低延遲的共封裝光學(CPO)平台,專為下一代 AI 基礎建設的規模化需求而設計,優化電訊號與光訊號之間的介面,並確保先進 AI 加速器與 Lightmatter 3D 光子引擎之間的高頻寬、無縫連接。 Lightmatter 工程與營運資深副總裁 Ritesh Jain 表示,「隨著 AI 模型規模與複雜度快速提升,電介面與光學引擎之間的效率已成為系統設計的關鍵因素。將 Synopsys 經過矽晶驗證的 224G SerDes 與 UCIe IP 導入 Passage 平台,讓我們能提供一套高效能、並符合量產(HVM)需求的完整解決方案,有助於客戶在 XPU 與交換器設計中導入 CPO 技術,達到最佳效能、穩定度與能源效率。」   合作重點與效益 提升頻寬與能源效率透過最佳化的 224G SerDes 與 UCIe IP,在提升傳輸頻寬、降低延遲的同時,也進一步放大 Lightmatter 3D 架構在節約能源表現上的優勢。 降低設計風險採用已驗證的介面 IP 與成熟設計流程,可降低系統整合的複雜度與不確定性,協助客戶更有信心、也更準時地完成高效能 AI 晶片開發。   加快產品上市時程結合 Synopsys 具備 AI 能力的 EDA 與系統設計工具,包括 3DIC Compiler、Lumerical 光學模擬工具與 OptoCompiler,可加速電性與光子元件的共同設計流程。   Synopsys IP 產品管理資深副總裁 Neeraj Paliwal 表示:「隨著 AI 與高效能運算系統在效能與架構複雜度上持續提升,連接先進光子與加速器引擎的電介面,已成為關鍵的系統設計要素。透過將我們經過矽晶驗證的 224G SerDes 與 UCIe IP 整合至 Lightmatter 的 Passage 3D 共封裝光學平台,我們提供一套高頻寬、低延遲且具備能源效率的解決方案,能同時支援向上(scale-up)與向外(scale-out)的連接需求。這項合作串聯了以矽晶為核心的系統架構與新興的 3D 光子技術,同時也再次展現 Synopsys 透過業界領先工具與設計流程,持續推動光子 IC 設計生態系發展的承諾。」 分析師觀點:市場影響 650 Group 創辦人暨技術分析師 Alan Weckel 表示:「針對先進 3D 光子互連所最佳化的高速 SerDes IP 整合,是共封裝光學(CPO)生態系邁向成熟的重要關鍵。Synopsys 與 Lightmatter 的此次合作,聚焦解決採用共封裝光學(CPO)的下一代 AI 晶片邁向市場的關鍵路徑,為超大規模資料中心業者提供一條經過驗證的高效能發展藍圖,協助其突破傳統受限於封裝邊緣(shoreline-bound)互連方案的擴展瓶頸。」        關於 Lightmatter Lightmatter 引領 AI 資料中心基礎設施實現下一次的跨越式發展。旗下 Passage™ 為全球首款 3D 堆疊矽光子引擎,以及業界領先的高頻寬光學引擎 Guide™ — 能夠串聯數千至數百萬個XPU處理器,Lightmatter 的技術旨在消除關鍵的數據傳輸瓶頸,為最先進的 AI 與高效能運算(HPC)工作負載提供前所未有的頻寬密度與能源效率,從根本上重新定義了下一代 AI 基礎設施的架構。更多資訊請參閱:www.lightmatter.com   Lightmatter、Passage 與 Guide 為 Lightmatter, Inc. 的商標   本發佈內容中提到的所有其他商標或註冊商標,均屬其各自所有者財產

文章來源 : 盛思整合傳播顧問有限公司 發表時間 : 瀏覽次數 : 5107 加入收藏 :
2026 年 6 月 10 日 (星期三) 農曆四月廿五日
首 頁 我的收藏 搜 尋 會員登入