關於 cookie 的說明

本網站使用瀏覽器紀錄 (Cookies) 來提供您最好的使用體驗,我們使用的 Cookie 也包括了第三方 Cookie。相關資訊請訪問我們的隱私權與 Cookie 政策。如果您選擇繼續瀏覽或關閉這個提示,便表示您已接受我們的網站使用條款。

搜尋結果Search Result

符合「西門子」新聞搜尋結果, 共 34 篇 ,以下為 1 - 24 篇 訂閱此列表,掌握最新動態
西門子 EDA 推全新解決方案,助力簡化複雜的 3D IC 設計與分析流程

全新 Innovator3D IC 套件可加速設計,同時兼顧容量、效能、合規性與資料完整性 Calibre 3DStress 可在設計流程各階段提供晶片與封裝間交互作用的早期分析及仿真   西門子數位工業軟體日前為其電子設計自動化(EDA)產品組合推出兩款全新解決方案,協助半導體設計團隊應對並克服 2.5D 與 3D 積體電路(IC)設計及製造過程中的複雜挑戰。   西門子 EDA 推全新解決方案,助力簡化複雜的 3D IC 設計與分析流程    西門子全新的 Innovator3D IC™ 解決方案套件可協助 IC 設計人員高效進行異質整合式 2.5D/3D-IC 設計的開發、仿真與管理。此外,新款 Calibre 3DStress 軟體利用先進的熱機械分析來辨識應力在電晶體層級(transistor level)造成的電性影響。搭配應用兩款解決方案可顯著降低下一代 2.5D/3D IC 複雜的設計風險,並提高設計品質、良率與可靠性。   西門子數位工業軟體西門子 EDA 執行長 Mike Ellow 表示:「透過結合由 Calibre 3DStress 以及 Innovator3D IC 解決方案套件驅動的應力感知多物理分析解決方案,西門子協助客戶克服 3D IC 設計帶來的複雜性和風險。這些功能可協助客戶有效消除傳統上影響設計週期的設計複雜性障礙,提升生產力並達成嚴格的設計時程要求。」   Innovator3D IC 解決方案套件 全新的 Innovator3D IC 解決方案套件為異質設計的規劃和整合、基板/中介層實作、介面協定分析合規性,以及設計和 IP 的資料管理提供快速、可預測的路徑。   此套件基於融合 AI 的使用者體驗,具備廣泛多執行緒與多核心功能,可為逾 500 萬引腳的設計提供最佳容量與效能。該套件包含:可透過統一資料模型建構數位孿生的 Innovator3D-IC Integrator,能支援設計規劃、原型開發與預測分析;用於「正確建構(correct-by-construction)」封裝中介層與基板實作的 Innovator3D-IC Layout;用於小晶片間與裸晶間介面相容性分析的 Innovator3D-IC Protocol Analyzer;以及 Innovator3D-IC Data Management,用於製程中的設計與設計資料 IP 管理。   Calibre 3DStress  隨著 2.5D/3D IC 架構的晶片日益超薄化且封裝製程溫度不斷升高,IC 設計人員逐漸意識到,在晶粒研發時驗證與測試合格的設計,再經封裝回流後往往不再符合規格。   Calibre 3DStress 專為應對此挑戰而設計,支援在 3D IC 封裝場景下,對熱機械應力與翹曲變形進行精準的晶體管級分析、驗證及除錯,協助設計人員在開發週期早期評估晶片與封裝間的交互作用對設計功能的影響。此預見性不僅可預防未來故障,還能優化設計以提升效能與耐用性。   繼 2024 年推出 Calibre 3D Thermal 後,Calibre 3DStress 進一步擴充多物理解決方案,顯著降低熱機械影響,並在設計流程早期揭示設計與電性行為的可見性。不同於封裝級應力分析工具,Calibre 3DStress 的獨特之處在於可檢測晶體管級應力,驗證封裝工藝與產品功能是否會損害電路效能。   Calibre 3DStress 是西門子 3D IC 多物理軟體產品組合的重要一環,亦是其 IC 數位孿生與半導體開發工作流程的基礎核心。它提供業界標準的 Calibre 物理驗證功能,與原生且高度先進的結構求解器(mechanical solver)的創新組合,以評估 IC 結構和材料中的應力。   客戶採用西門子 3D IC 設計技術的體驗 無晶圓廠 AI 平台領導業者 Chipletz 執行長 Bryan Black 表示:「2023 年我們就已運用西門子技術,以應對先進平台解決方案在複雜設計與整合上的挑戰。Innovator3D IC 解決方案套件在我們交付給 AI 與 HPC 資料中心的高效能方案中扮演關鍵角色。」   意法半導體(STMicroelectronics)APMS 中央研發資深總監 Sandro Dalle Feste 表示:「西門子 EDA 的 Calibre 3DStress 工具可綜合分析 3D IC 架構相關的零組件、材料和製程的複雜性,並能實現精準的 IP 級應力分析。透過該工具,意法半導體得以實踐早期設計規劃與簽核(sign-off)流程,並精準模擬 3D IC 封裝內 IP 級應力導致的潛在電性故障情境。此結果爲我們提升了可靠性與品質,同時縮短上市時程,創造了意法半導體與客戶的雙贏局面」。   若想進一步瞭解西門子 2.5D/3D IC 解決方案,請造訪:https://eda.sw.siemens.com/en-US/ic-packaging/3d-ic-design/

文章來源 : APEX 發表時間 : 瀏覽次數 : 2756 加入收藏 :
西門子透過生成式與代理式 AI,強化半導體及 PCB 設計軟體

西門子數位化工業軟體於 2025 年設計自動化大會(DAC 2025)上宣布推出適用於 EDA 設計流程的 AI 強化工具組,並在大會期間展示 AI 技術如何助力 EDA 產業提升生產力、加快產品上市速度,協助客戶依市場需求的快速節奏探索創新機會。   西門子展示了專為半導體與 PCB 設計環境打造的全新 EDA AI 系統。這套專為 EDA 打造的 AI 系統具備安全且先進的生成式與代理式 AI 能力,可提供絕佳客製化特性,可在 EDA 整個工作流程中實現無縫整合。   西門子數位工業軟體西門子 EDA 執行長 Mike Ellow 表示:「我們透過策略性投資,開發專為 EDA 獨特複雜場景打造的精密工業級 AI 解決方案。西門子 EDA 將多年累積的專業知識構築成強大技術基礎,協助客戶以前所未有的速度將突破性半導體和 PCB 設計推向市場。西門子 EDA 致力於徹底革新設計團隊的運作方式,將生成式和代理式 AI 能力無縫融入 EDA 工作流程的每個環節。」   在 EDA 整個工作流程中提供開放性、安全性和可客製化 透過全新 EDA AI 系統,客戶可整合自有 EDA 資料,並運用先進 AI 建立客製化工作流程。這讓團隊能在最具價值的環節部署 AI 技術,在不中斷工作流程的情況下提升導入率與市場競爭力。憑藉企業級資安防護、客製化存取控管,以及靈活部署選項,西門子能在客戶安全的資料中心內完整實現資料防護。此外,透過集中式多模態資料湖,每次互動皆能提升生產力,同時支援各類 AI 模型,包括大型與小型語言模型、機器學習及強化學習模型,進而創造強大資料飛輪效應。   透過導入 NVIDIA AI 技術,進一步加速 EDA 工作流程 除內部基礎架構與第三方模型外,西門子的 EDA AI 系統還支援 NVIDIA NIM 微服務和NVIDIA Llama Nemotron 模型。NVIDIA NIM 可在雲端與地端環境中,實現推理就緒模型的可擴充部署,同時支援即時工具協調與多代理系統運作。Llama-Nemotron 具備高語境推理與強健的工具調用能力,驅動 EDA 工作流程實現更加智慧的自動化。   NVIDIA CAE 和 CUDA-X 資深總監 Tim Costa 表示:「AI 代理能夠顯著提高複雜電子設計自動化的生產力,協助工程師進行佈局優化、模擬與驗證,使工程師更能專注於創造性問題解決與進階設計挑戰。透過 NVIDIA NIM 微服務與 Llama-Nemotron 推理模型,西門子 EDA 可加速開發未來最複雜的電子系統。」   AI 功能貫穿西門子 EDA 全部產品 Aprisa™ AI 軟體:Aprisa AI 是 Aprisa 數位實施解決方案中的完整整合式技術,可在 RTL 至 GDS 流程中實現下一代 AI 功能與方法論。其功能包含針對特定設計,能自適應優化功率/效能/面積(PPA)的 AI 設計探索,以及整合式生成 AI 輔助,同時提供可直接執行的範例與解決方案。   Aprisa AI 內建自然語言介面,整合「生產就緒、全客製化且可移植」的 AI 生成解決方案,為全製程節點數位設計實現 10 倍設計效率提升、tape-out 時程縮短至三分之一、PPA 指標優化 10%,賦能大規模工程團隊協作與算力彈性擴充,同時加速新一代晶片設計的量產上市時程。   Calibre® Vision AI 軟體:Calibre Vision AI 晶片整合 signoff 帶來突破性進展,透過將關鍵設計違規行為即時載入並智慧聚類分群,協助設計團隊以現有方法的一半時間完成辨識與修正,大幅加速 signoff 流程。設計團隊隨後可根據這種聚類確定工作優先級,進一步提升生產力。Calibre Vision AI 亦透過新增的「書籤」(bookmarks)功能提升工作流程效率,使設計人員得以擷取當前分析狀態(包含註解與指派),進而在實體驗證階段,促進晶片整合團隊與區塊負責人之間的協作優化。Calibre Vision AI 整合於現有 layout 檢視器與實體設計工具,使工程師能於現行實作環境中進行除錯。   Solido™ 生成式和代理式 AI:Solido 現透過導入新的 EDA AI 系統,在 Solido 客製化 IC 平台全流程提供先進生成式與代理式 AI 功能,重塑下一代設計與驗證流程。針對客製化 IC 開發流程各階段,包含電路圖繪製、仿真、變異感知設計與驗證、元件庫特性(library characterization)、佈局及 IP 驗證,Solido 全新生成式與代理式 AI 可協助工程團隊實現顯著的生產力躍升。   西門子 EDA AI 系統目前已在西門子 EDA 產品組合中開放早期試用。如欲瞭解客戶如何利用西門子 EDA AI 解決方案將當下設計挑戰轉化為未來創新,歡迎造訪:https://eda.sw.siemens.com/en-US/trending-technologies/eda-ai-page/

文章來源 : APEX 發表時間 : 瀏覽次數 : 3323 加入收藏 :
西門子收購 Excellicon 為 EDA 設計引入先進的時序約束能力

● 此次收購將協助系統單晶片(SoC)設計人員透過市場檢驗的時序約束管理能力來加速設計,並提高功能約束和結構約束的正確性   西門子數位工業軟體宣布收購 Excellicon 公司,將其用於開發、驗證及管理時序約束的領先軟體整合到西門子 EDA 的產品組合。此次收購將協助西門子提供實施和驗證流程領域的創新方法,使系統單晶片(SoC)設計人員能夠改善功耗、效能與面積(PPA)表現,加快設計速度,強化功能約束與結構約束的正確性,提升生產效率,並彌補當前工作流程中的關鍵缺口。   西門子收購 Excellicon 為 EDA 設計引入先進的時序約束能力    隨著設計複雜度的不斷提升,系統單晶片(SoC)的設計也在發生快速變革,工程師對於時序約束的管理需要貫穿整個設計流程,以滿足 PPA 及產品快速上市等要求。   西門子數位工業軟體西門子 EDA 執行長 Mike Ellow 表示:「有效的時序約束管理對於 SoC 的成功設計至關重要。Excellicon 的約束驗證與管理解決方案不僅能強化西門子現有 EDA 產品組合,更可以透過與 Questa、Tessent、Aprisa 及 PowerPro 等西門子 EDA 產品的協作,將我們的產品組合擴展到關鍵的市場領域。」   Excellicon 完善且經過市場檢驗的產品組合涵蓋時序約束創建、編譯、驗證、形式驗證及管理的全流程,並採用多模式方法將早期設計概念與物理實現相連接,為最佳化的布局規劃及時序的分區方案提供洞察。Excellicon 的時序約束驗證與管理技術與西門子解決方案的整合,將進一步強化實施與驗證流程。   Excellicon 執行長 Himanshu Bhatnagar 表示:「我們非常高興能夠加入西門子,將我們在時序約束管理領域的知識與專業技術帶給更廣泛的西門子 EDA 社群。我們的合作將打造更全面的流程管理,賦能客戶將強大的創新成果更快推向市場,克服日益複雜的 IC 挑戰。」   Excellicon 於 2009 年在美國拉古納山成立,專注於開發數位設計與驗證工作流程中的時序約束工具。此次收購預計將在幾週內完成,具體交易條款尚未揭露。   如需深入了解西門子 EDA 全面的工具軟體及服務,請參訪:http://www.siemens.com/eda

文章來源 : APEX 發表時間 : 瀏覽次數 : 1803 加入收藏 :
恩萊特攜手西門子EDA推出新PCB設計方案,助攻中小型團隊加速產品開發

新竹,2025年5月22日 – 電子設計自動化(EDA)解決方案供應商恩萊特科技今(22)日啟動新一波新產品推廣計畫,與長期合作夥伴西門子 EDA攜手,正式推出兩款針對中小型開發團隊的PCB設計方案:Xpedition Standard與PADS Pro Essentials,鎖定中小型設計團隊與個人開發者,協助降低進入門檻,提升產品設計效率,進一步強化台灣電子設計在全球市場的競爭力。 在地技術服務串連完整開發流程 恩萊特科技長期提供從IC前端設計、模擬驗證、PCB與系統級設計,到後段封裝與測試的完整設計服務體系,此次導入的兩項PCB設計方案,正是為回應市場對「低門檻」、「可擴展」、「易上手」設計工具的期待。 Xpedition Standard 為一款可擴展的PCB設計平台,結合 AI 驅動的設計自動化、跨部門協作與 可擴充機制,讓成長型設計團隊能在有限預算下,靈活應對設計複雜度與品質要求的雙重挑戰。而PADS Pro Essentials則為入門級的專業PCB設計工具,透過西門子 EDA線上購買,強調設計即上手的簡易操作體驗。恩萊特科技雖不直接參與銷售,但將持續透過技術分享、教育訓練與技術支援服務,協助使用者有效掌握工具,加速工具熟練度與設計效率。 降低導入門檻,強化工具落地應用 恩萊特科技指出,EDA工具的的使用門檻與成本限制,讓中小型開發團隊難以導入。本次兩款新方案,將能降低使用者進入障礙,除可降低導入門檻外,同時提供彈性擴展能力,使用者可視專案需求透過 token 控充模式啟用進階功能,如 rigid-flex 設計、訊號完整性分析等,無需更換整體平台即可隨業務成長調整設計深度。目前恩萊特已規劃系列推廣與交流活動,將協助更多使用者或團隊瞭解這些工具如何應用於實際開發流程中。 深化夥伴合作,強化台灣設計產業全球布局 恩萊特科技總經理蘇正宇表示:「我們與西門子 EDA的合作,讓台灣的中小型設計團隊擁有更多選擇與資源,加速產品從概念到實現的過程,未來也將持續強化與西門子EDA的合作,結合其產品技術與恩萊特科技在台灣的客戶服務經驗,拓展更多適用於不同規模與技術階段的解決方案,進一步鞏固台灣電子設計產業在全球供應鏈中的戰略地位。」

文章來源 : 恩萊特科技股份有限公司 發表時間 : 瀏覽次數 : 2532 加入收藏 :
西門子推出全新 Questa One 智慧驗證解決方案,以 AI 之力縮小 IC 驗證生產力差距

·      Questa One 將積體電路(IC)驗證從被動式流程重新定義為能自主最佳化的智慧型系統   ·      新解決方案整合了 AI 驅動的自動化、預測分析與工作流程無縫連接能力,可大幅加速驗證流程、降低人工投入並提升生產力   西門子數位工業軟體宣佈推出 Questa™ One 智慧驗證軟體產品組合,將連接性、數據驅動方法和可擴充性與 AI 技術相結合,突破積體電路(IC)驗證流程的限制,協助工程團隊提高工作效率。   Questa One 提供更快的引擎,可顯著提升工程師效率,減少工作負載,以支援從 IP 到系統單晶片(SoC)再到大型系統的大規模複雜設計。Questa One在開發時還充分考慮了先進的 3D-IC、基於小晶片(chiplet)的設計和軟體定義的架構。   西門子數位工業軟體數位驗證技術部副總裁暨總經理 Abhi Kolpekwar 表示:「Questa One 改革了 IC 設計流程,以解決驗證生產力差距問題,同時幫助工程師面對日益複雜的IC設計挑戰。Questa One 採用全新技術,可以提供現今最快的功能、故障與形式驗證引擎。我們的客戶指出,僅有效能還不夠,他們需要在驗證、確認與測試流程中實現更深層的連接,而這正是 Questa One 所具備的能力。結合我們對 AI 的應用,西門子的驗證解決方案已在智慧創建、智慧回歸、智慧分析、智慧引擎與智慧除錯等領域,為早期採用者帶來生產力的跳耀式提升。」     Questa One 智慧驗證解決方案由西門子與業界領導廠商合作開發,具有連接性強、數據驅動且可擴充的特點,有助於突破驗證生產力差距 2.0 的瓶頸。其中,諸如 3D-IC、小晶片設計和軟體定義架構等技術日益複雜,人才的短缺進一步加劇了這些複雜性,同時,對更高安全性、降低功耗、可靠性和可持續性的需求也在不斷增長。   西門子推出全新 Questa One 智慧驗證解決方案,以 AI 之力縮小 IC 驗證生產力差距      Questa One 智慧驗證解決方案涵蓋多項技術突破,包括:   ·      Questa One Coverage Acceleration 軟體,透過將更高 / 更快的覆蓋率結果與通用驗證方法論(UVM)受限隨機測試生成的優勢相結合,實現覆蓋率目標的速度比傳統驗證程式求解器(testbench solvers)快 50 倍。   ·      Questa One DFT Simulation Acceleration 軟體藉由 Questa™ One Parallel Simulation 軟體,使 Gate-level DFT 串列模式仿真提高 8 倍,並可與業界領先的 Tessent™ Streaming Scan Network(SSN)架構緊密整合。   ·      Questa One Fault Simulation Acceleration 軟體效能提高了 48 倍,並支援功能安全和 DFT 故障模擬應用。它還獨家支援 Tessent 中的用戶定義故障建模(UDFM)功能。   ·      Questa One Stimulus Free Verification 軟體賦能工程師達成新的生產力水準。其獨特的引擎組合和應用統一方法,能夠將複雜的開源 SoC 級參考設計處理時間從超過 24 小時縮短至 1 分鐘以內。該軟體整合了20 種不同的無激勵分析、AI 和自動化功能,提供了新的解決方案,例如具有自動校正功能以及生成式 AI SVA 屬性建立和驗證功能的 linting。    ·      Questa One Avery Verification IP 軟體基於 Avery 的高品質 VIP 和高覆蓋率合規性測試套件(CTS)。協定感知調試和協定感知覆蓋率分析有助於提高生產力,加速的 VIP 使 Questa One Sim 上的相同 CTS、驗證程式和激勵能在 Veloce CS 模擬和原型系統上重複使用。   Questa One 智慧驗證解決方案建立在三個核心原則之上:   ·      Questa One Connected Verification 軟體將工程師、EDA 工具和驗證 IP 連接起來,形成一個緊密的生態系,以便在西門子 Questa One、Tessent DFT 和 Veloce™ CS 模擬和原型系統上進行全面、無縫的驗證、確認和測試。   ·      Questa One Data-Driven Verification 軟體透過 AI 驅動的分析能力,利用數據的力量帶來新的見解並提高驗證效率。生成式、規範式和預測式機器學習技術的應用使工程師能夠以最少的資源實現最高水準的驗證。   ·      Questa One Scalable Verification 軟體提供優秀的加速和自動化功能,其速度可實現最快驗證收斂,並帶來最高信賴度。   客戶經驗: Arm 生產力工程主管 Karima Dridi 表示:「Questa One 智慧驗證解決方案協助 Arm 提高了在傳統的本地部署和雲端部署中的驗證生產力。作為使用高效能 Questa One Sim 先進功能仿真器運行大型 EDA 工作負載的早期採用者,我們觀察到最新 AArch64 架構在效能、成本效率方面均有所提升,回歸測試時間也有所縮短。」   聯發科技連接技術部資深技術經理黃建霖表示:「作為西門子 Questa One 智慧驗證解決方案的早期用戶,聯發科技已經能夠利用形式驗證和模擬技術來提高我們工程師在整個驗證過程中的工作效率。Questa™ One Property Assist 利用生成式 AI 為我們節省了數週的工程時間,而 Questa™ One Regression Navigator 可以預測哪些仿真測試最有可能失敗,並首先運行這些測試,從而節省數天的回歸和調試時間。」   微軟矽工程副總裁 Selim Bilgin 表示:「Questa One DFT(QDX)仿真運用用了以 DFT 為核心的先進仿真科技,提供比現有仿真方案更快的效能,將我們的驗證時間從幾週縮短到幾天。除了顯著的速度提升,QDX 還為微軟 Azure Cobalt 100 平台帶來高達 20% 的效能躍升,為我們的 EDA 工作負載釋放出更高效率。」   Rambus 矽 IP工程部副總裁 Susheel Tadikonda 表示:「西門子的 Questa One 智慧驗證解決方案優化並精簡了我們的驗證流程,使我們能夠以 PCIe、CXL 與 HBM 介面的先進矽 IP 解決方案,因應生成式 AI等新世代數據中心的工作負載。充分運用包括仿真、靜態與形式驗證分析、以及驗證 IP功能在內的完整的 Questa One 解決方案,可協助客戶針對 SoC 與小晶片設計進行全面驗證,進而為其提升信心。」   上市時間 Questa One 智慧驗證解決方案將於 2025 年 6 月正式推出。如需深入了解西門子如何協助半導體和電子系統產業實現全球領先的 3D-IC、基於小晶片的設計以及軟體定義的系統,請造訪網站:https://eda.sw.siemens.com

文章來源 : APEX 發表時間 : 瀏覽次數 : 2563 加入收藏 :
西門子與台積電合作推動半導體設計與整合創新

西門子數位工業軟體日前進一步深化與台積公司(台積電)的合作,共同推動半導體設計和整合領域創新,協助客戶應對下一代技術挑戰。西門子包含 nmDRC、nmLVS、YieldEnhancer™ 及 PERC™ 在内的 Calibre® nmPlatform 軟體套件,以及 Analog FastSPICE(AFS)和 Solido™ 解決方案,目前已獲得台積電 N2P 和 A16 製程認證。此外,Calibre® 3DSTACK 解決方案已獲得台積電 3DFabric® 技術及 3Dblox 標準的認證,助力推動矽堆疊及封裝設計發展。   西門子和台積電在現有的 N3P 設計解決方案的基礎上,進一步推進針對台積電 N3C 技術的工具認證。雙方同時就台積電最新的 A14 技術的設計支援展開合作,為下一代設計奠定基礎。   西門子與台積電的合作有助於推進系統和半導體設計在人工智慧、汽車、超大規模運算、行動裝置等關鍵領域的發展,雙方近期取得的技術成果包括:   ·       Calibre® nmDRC 軟體、Calibre® nmLVS 軟體、Calibre® PERC™ 軟體以及採用 SmartFill 技術的 Calibre® YieldEnhancer™ 軟體,目前已獲得台積電先進 N2P 和 A16 製程認證,為雙方共同客戶提供最先進的簽核(sign-off)技術。Calibre® xACT™ 軟體已獲得台積電最新的 N2P 製程認證。   ·       隨著 3Dblox 技術逐步成為 IEEE 標準,西門子和台積電合作驗證 Calibre® 3DSTACK 解決方案對 3Dblox 及台積電 3DFabric® 技術的支援,此項認證進一步延續雙方在台積電 3DFabric 矽堆疊與先進封裝技術熱分析領域的合作。西門子的 Innovator3D IC™解決方案現可在不同抽象層中支援 3Dblox 語言格式。   ·       西門子 Analog FastSPICE(AFS)軟體獲得台積電 N2P 和 A16 製程認證,為下一代類比、混合訊號、射頻及記憶體設計提供強大解決方案。此外,AFS 工具作為台積電 N2 製程客製化設計參考流程(CDRF)的一部分,也支援台積電的可靠性感知模擬技術,可解決 IC 老化和即時自熱效應等可靠性問題。採用台積電 N2P 技術的 CDRF 亦與西門子的 Solido™ Design Environment 軟體整合,可執行進階變異感知驗證。   ·       西門子透過 Calibre 3DSTACK 和 AFS 技術,並結合西門子的專業知識和台積電的先進製程技術,為台積電的緊湊型通用光子引擎(COUPE™)平台開發設計解決方案。   ·       此外,西門子正針對 Aprisa™ 軟體和 mPower™ 軟體進行台積電 N2P 製程的認證,旨在為類比和數位設計提供實體實作和電遷移/IR 壓降分析。   ·       西門子 EDA 與台積電已成功認證七種雲端 sign-off 生產流程,包括 Solido SPICE、Analog FastSPICE、採用 SmartFill 技術的 Calibre nmDRC 和 Calibre YieldEnhancer、Calibre nmLVS、Calibre PERC、Calibre xACT,以及 mPower 電源完整性分析流程工具。上述產品現在均可在 AWS 雲端上安全運作,並確保卓越的準確性。   西門子數位工業軟體西門子 EDA 執行長 Mike Ellow 表示:「在西門子 EDA 持續開拓新解決方案並推動半導體產業發展的過程中,與台積公司的聯盟是非常重要的一部分,這不僅豐富了我們的產品組合,也賦能雙方客戶從容應對未來的挑戰。」   台積公司先進技術業務開發處資深處長袁立本表示:「透過加強與西門子的合作,台積公司結合西門子經驗證的卓越設計解決方案與台積電頂尖技術的效能和能耗優勢,助力客戶創新。我們與包括西門子在内的開放創新平台(OIP)生態系合作夥伴持續合作,攜手推動半導體技術突破界限,開創未來。」

文章來源 : APEX 發表時間 : 瀏覽次數 : 3894 加入收藏 :
2025 年 7 月 16 日 (星期三) 農曆六月廿二日
首 頁 我的收藏 搜 尋 新聞發佈