西門子發表下一代完備的硬體輔助驗證系統

文章來源:APEX   發表時間:2021/04/20 瀏覽次數:3921

· 新產品將下一代虛擬平台、硬體模擬和FPGA原型驗證技術無縫結合,可顯著縮短驗證週期

· 經由客戶認可的Veloce系列產品獲得進一步擴展,為硬體輔助驗證系統樹立新標準

西門子數位化工業軟體宣佈推出下一代Veloce™硬體輔助驗證系統,可快速驗證高複雜度的下一代積體電路(IC)設計。此系統是業内首個完整的集成解決方案,它將同類最佳的虛擬平台、硬體模擬和FPGA原型驗證技術進行整合,為運用硬體輔助驗證的新方法奠定了堅實基礎。

Veloce硬體輔助驗證系統中的新產品包括:

  • 用於虛擬平台/軟體激活驗證的Veloce HYCON(HYbrid CONfigurable)。Veloce HYCON提供了一種創新技術,能夠協助客戶為其下一代SoC(System-on-Chip)設計和部署複雜的混合硬體模擬系統。
     
  • 將Veloce Strato硬體模擬器進行容量升級後的 Veloce Strato +。憑藉著可擴展至150億邏輯閘的領先能力,Veloce Strato +不僅具備業界最高的總處理容量,同時可以將其與最快的協同模型頻寬和可視時間相結合,以發揮更大功用。
     
  • Veloce Primo企業級FPGA原型驗證系統 — 這是一款自主研發的企業用原型解決方案,其結合了領先業界的執行效能與快速的原型啓動。
     
  • Veloce proFPGA桌面FPGA原型驗證系統。透過模組化的容量方案,Veloce proFPGA系列產品可以根據不同的容量需求提供相應的可擴充性。

此次發表的系統高度整合,為硬體輔助驗證方法的發展方向樹立了新標準。此系統可簡化和最佳化驗證週期,有效降低驗證成本,以此把硬體、軟體和系統驗證推升到智慧數位化的新境界。

此無縫管理驗證週期的方法,强調在驗證初期去執行市場特定的實際工作負載、框架和基準測試,以進行功率和效能分析。因此,客戶能在開發初期實現自訂的虛擬SoC模型並進行整合,以在Veloce Strato +上執行實際的韌體和軟體,進而深入了解硬體的最低層級。然後,客戶可以把相同的設計移到Veloce Primo,以更接近實際系統速度的速度執行,藉此驗證軟體/硬體介面並執行應用程式級的軟體。為了盡可能提高此方式的效率,Veloce Strato +和Veloce Primo使用相同的RTL、相同的虛擬驗證環境、相同的交易器(transactor)和模型,可最大程度地重複使用驗證材料、環境和測試內容,進而爲無縫方法的實現提供必要基礎。

Siemens EDA資深副總裁暨總經理Ravi Subramanian表示:「隨著我們進入新的半導體榮景週期,以軟體為中心的SoC設計將帶動功能驗證系統的根本改變,以滿足更高需求。下一代Veloce系統因應而生,這是西門子不斷投資、專注客戶需求的直接成果,現在我們可以為客戶提供一個完全整合的系統,並為未來十年制定了明確的技術路綫图。此次新產品的發佈標志著我們正在設立新的系統標準,可以支援跨越運算、儲存、人工智慧與機器學習、5G、網路和汽車等不同產業的驗證要求。」

Veloce硬體輔助驗證系統實現擴展的關鍵所在

藉由晶片、系統和軟體設計的創新,Veloce Strato +實現了2017年推出Veloce Strato平台時所公佈的容量藍圖。由於全新專有的2.5D晶片 — Crystal 3+的創新設計和製造,使系統容量比先前的Veloce Strato系統提高了1.5倍。此創新使Veloce Strato +能以150億邏輯閘可用容量,雄踞硬體模擬市場。這是現今市場上最大的有效容量,目前已被多家Veloce Strato +客戶採用。

AMD企業院士暨方法學架構師Alex Starr表示:「AMD把Veloce模擬平台作為晶片驗證和確認解決方案的一部分。我們開發的高效能晶片需要可擴展、可靠和創新的硬體模擬解決方案,我們很高興能夠與西門子合作,在AMD率先部署大容量的Veloce Strato +系統。此外,我們也非常高興看到第二代和第三代AMD EPYC™處理器能獲得Veloce Strato和Veloce Strato +平台的採用。這兩個處理器系列的高效能將為Veloce生態系統及包括AMD在內的客戶帶來更高的設計生產力。」

Veloce Strato系統亦加增了AMD EPYC™7003系列作爲合資格處理器,這些新處理器可以作為Veloce Strato系統的運行時主機和協同模型主機。

Veloce Primo和Veloce proFPGA是當前業界最強大,最通用的FPGA原型解決方案。企業級FPGA原型系統Veloce Primo可提供出色的效能,容量能夠擴展至320個FPGA,並且在軟體工作負荷、設計模型和前端編譯技術方面,採用與Veloce Strato一致的工作模型。這種硬體模擬和原型驗證之間的根本一致性可降低驗證成本,透過採用適切的工具使硬體驗證和原型驗證彼此互補,能在最短時間內取得更佳的設計結果。Veloce Primo還支援虛擬(硬體模擬卸載)和ICE(In-Circuit Emulation)使用模型,可在兩種模式下保持準確的時脈比,實現最高效能。

Arm設計服務資深總監Tran Nguyen表示:「隨著各產業對運算需求的不斷成長,縮短上市時程變得至關重要。西門子的Veloce Primo企業級FPGA原型解決方案可協助Arm快速解決設計問題並達成驗證目標,使我們的生態系統能夠開發出基於Arm的高品質SoC,以加速推動創新。」

Xilinx核心垂直市場資深總監Hanneke Krekels表示:「我們很高興看到西門子為FPGA原型驗證市場推出Veloce Primo。Xilinx與西門子建立了長期的客戶和合作夥伴關係,我們業界領先的Virtex UltraScale + VU19P最新元件可以助力西門子此款新產品組合實現優異的可擴充性和容量。」

西門子同時與Pro Design簽訂了一項 OEM協議,使Veloce proFPGA為Veloce硬體輔助驗證系統提供了世界一流的成熟桌上型平台。Veloce proFPGA系列產品採用模組化的容量方案,可採用Intel Stratix 10 GX 10M和Virtex UltraScale + VU19P的高階FPGA,滿足從4000萬閘到8億閘的多樣容量擴充需求。

Pro Design執行長Gunnar Scholl表示:「proFPGA系列的先進技術為現今的人工智慧與機器學習、5G和資料中心ASIC設計的驗證帶來許多優勢。我們在FPGA桌上型原型市場的經驗、洞見和策略正在獲得肯定,我們期望此次與西門子的合作能夠加速雙方在這一領域的市場滲透。」

供應情況

全套Veloce硬體輔助驗證系統現已就緒,現已被全球的領先客戶廣泛使用。

以上新聞投稿內容由APEX全權自負責任,若有涉及任何違反法令、違反本網站會員條款、有侵害第三人權益之虞,將一概由APEX承擔法律及損害賠償之責任,與台灣產經新聞網無關。